Последовательностная логика. Счетчики

Необходимые материалы для лекции Logisim-05.zip и Quartus-05.zip.

Счетчик - цифровое устройство, предназначенное для подсчета числа сигналов, поступающих на его вход, и фиксации (хранении) этого числа в виде двоичного кода. Счетчики применяются для построения измерительных устройств, таймеров, в устройствах управления частотой, например, делителях частоты. Также счетчики применяются при проектировании схем конечных цифровых автоматов и проектировании блоков управления.

Счетчики строятся на триггерах.

Количество разрядов определяется наибольшим числом, которое должно быть получено в каждом конкретном случае.

В общем случае счетчик имеет состояний, М - модуль счета, где N - число триггеров, входящих в счетчик.

Модулем счета является число импульсов, поступивших на счетных вход счетчика, при котором он возвращается в начальное состояние.

Для построения счетчика триггеры включаются в режим работы счетного Т-триггера.

Самым простым проявлением счетчика является делитель частоты на 2.

Рассмотрим его на примере D-триггера, включенного в режим Т-триггера. На рисунке 5.1 приведена схема организации делителя входной частоты на 2 (в примере показана входная частота равная 2 Гц). Выход Q с триггера подключен к осциллографу, инверсный выход Q подключен к входу D. Проанализируем фронт третьего синхроимпульса. По фронту триггер переходит в состояние логической &1&, а по фронту синхроимпульса 4 сбрасывается в состояние логического &0&, тем самым на переключение состояния выхода затрачивается два входных такта.

Рис. 5.1.

Счетчики классифицируют:

1. По направлению счета:
   • инкрементирующие (суммирующие);
   • декрементирующие (вычитающие);
   • реверсивные.
2. По способу организации цепей переноса:
   • последовательный перенос;
   • групповой перенос.
3. По способу организации счета:
   • асинхронные;
   • синхронные.

Асинхронные счетчики строятся из цепочки триггеров, в которых синхросигнал поступает на счетный вход младшего триггера. Выходной сигнал (с прямого или инверсного выхода Q) младшего триггера поступает на счетный вход следующего (старшего) триггера. В данных счетчиках общая задержка прохождения сигнала определяется количеством триггеров. Для данных счетчиков имеются требования по длине импульсов, чтобы обеспечить качественное срабатывание.

От вариантов включения переносов (с прямого или с инверсного выхода триггера снимается сигнал), а также от вида срабатывания входа синхронизации (передний фронт или задний фронт, по спаду) зависит будет ли счетчик суммирующим или вычитающим. На рисунке 5.2 приведено моделирование работы схемы функциональной вычитающего асинхронного счетчика с последовательным (непосредственным переносом). Модуль счета 16. Из рисунка видно, что с приходом 16 импульса счетчик возвращается в начальное состояние.

Рис. 5.2.

В таблице 5.1 приведена таблица переключений счетчика при поступлении на его вход импульсов.

Изменим у триггеров D1-D4 свойство &Срабатывание & с &Передний фронт &, на &Задний фронт & и пронаблюдаем изменения в его работе. Теперь счетчик является суммирующим асинхронным счетчиком с последовательным переносом (рисунок 5.3). В таблице 5.2 приведена таблица переключений. Из рисунка видно, что по спаду 16 импульса счетчик возвращается в начальное состояние.

Рис. 5.3.

В листинге 5.1 приведен код на языке Verilog HDL, описывающий суммирующий счетчик (в код добавлен вход сброса). В листинге 5.2 приводится листинг файла тестирования. На рисунке 5.4 приводится результат симуляции, который можно сравнить с симуляцией счетчика приведенной на рисунке 5.3. Как видно по диаграммам результат симуляции одинаков.