Автор: Константин Желтов
Форма обучения:
дистанционная
Стоимость самостоятельного обучения:
бесплатно
Доступ:
свободный
Документ об окончании:
Уровень:
Для всех
В рамках курса слушатели пошагово изучают устройство, принцип функционирования и проектирование процессора на архитектуре RISC-V, выполняя схемотехнические манипуляции и поведенческое описание блоков и узлов.
Предлагаемый курс направлен на пошаговое получение навыков и умений разработки цифровых узлов и блоков, входящих в процессоры RISC-V. Курс является практикоориентированным. При изучении курса должно сформироваться представление об организации и схемотехнике цифровых микропроцессорных систем. Для достижения этой задачи предлагается большой пласт материала схемотехнической разработки. Для этого слушатели погружаются в открытую и интуитивно понятную среду моделирования Logisim, предоставляющую широкие возможности для творчества разработчика аппаратуры. Рассмотренные примеры схемотехнического проектирования подкрепляются их описанием на языке Verilog HDL в среде Intel Quartus Prime Lite c проведением симуляции разработанных блоков. При разработке кода на Verilog HDL в рамках курса подразумевается, что слушатель самостоятельно обращается к рекомендованным источникам информации для более качественного освоения языка проектирования.
При изучении курса предполагается, что слушатели повторяют приводимые схемы и код для закрепления знаний и формирования навыков проектирования аппаратуры, а также самостоятельно выполняют индивидуальные задания.
В рамках курса осуществляется разработка процессорного ядра RISC-V как комплексного проекта полученных знаний.
План занятий
Занятие
Заголовок <<
Дата изучения