Асинхронная ВС на принципах "data flow"

Структура и программирование

Рассмотрим модель ВС, управляемую потоком данных ( data flow ), сочетающую в себе принципы "фон-Неймановской" и "не-фон-Неймановской" архитектур.

Вычислительный процесс представлен не традиционной программой, а программой коммутации исполнительных устройств — ПЭ и процессора памяти (рис. 10.1). Выполняет ее процессор коммутации (просто процессор ). Обрабатывая команду за командой, и даже выполняя команды перехода (т.е. работая по принципу "фон-Неймана"), он по каждой анализируемой команде сообщает некоторому выбранному для этого ПЭ решающего поля, в один из свободных регистров его буфера, код предписываемой ему операции и адрес некоторого другого или даже этого же ПЭ, точнее, адрес регистра его буфера, куда следует отправить результат в качестве операнда. Этим он формирует отдельную инструкцию в буфере выбранного ПЭ.

Рис. 10.1. Схема потоковой ВС

Таким образом, каждый регистр каждого буфера имеет места для записи кода операции, всех операндов (почему именно четыре, рассмотрим далее), результата операции и адреса, по которому он должен быть отправлен.

Каждый ПЭ "смотрит" на свой буфер и по мере своего освобождения пытается выбрать для выполнения ту инструкцию, в текст которой поступили все операнды.

Одним из ПЭ является процессор памяти, который в ходе анализа каждой команды процессором получает заявки к памяти данных и тоже располагает адресом регистра буфера ПЭ, куда он должен послать результат считывания. Для выполнения записи ПЭ располагает адресом заявки на запись в буфере процессора памяти (в очереди заявок ), куда он пошлет нужный результат, после чего эта заявка сможет быть рассмотрена для выполнения.

Таким образом, в ходе работы процессора коммутации исполнительные устройства ВС оказываются информационно связанными между собой так, что могут работать асинхронно, но соблюдать преемственность в обработке данных. Параллелизм проявляется полностью и с максимальной естественностью, с минимальными накладными расходами.

Принципиально возможно окончание работы процессора задолго до того как закончится выполнение работ решающим полем; сдерживают условные переходы и ограниченность вычислительного ресурса (в частности, объемы буферов).

Упрощенно рассмотрим принцип программирования и даже трансляции для данной ВС.

Пусть команда программы коммутации имеет трехадресную структуру , где A₁, A₂ — адреса операндов (ОПД или регистра буфера), A₃ — адрес регистра буфера того ПЭ, который будет выполнять инструкцию, сформированную на основе этой команды. При отсутствии виртуализации ресурса такой адрес будем задавать парой (номер ПЭ, номер регистра буфера).

Пусть при n = 4 задано выражение

По его записи на ПОЛИЗ легко построить информационный граф G (рис. 10.2), отражающий возможный параллелизм.

Рис. 10.2. Параллельное выполнение арифметического выражения

Данный граф имеет так называемую ярусно-параллельную форму, наглядно иллюстрирующую возможность параллельного выполнения всех операций, которые составляют один ярус.

Следуя разбиению на ярусы, сформируем команды (рис. 10.3), соответствующие первым возможным параллельным операциям. При этом для каждой операции назначим ПЭ и номер регистра его буфера, в котором при выполнении программы коммутации будет формироваться соответствующая ему инструкция. Заявки к памяти данных формируются в ОЗП.

Рис. 10.3. Программа коммутации