Методы и средства обеспечения живучести и восстановления работоспособности МКМД-бит-потоковых субпроцессоров

Таким образом, можно считать, что по фактору коммутационной блокады бит-процессоров "катастрофическая" карта отказов возникает уже при 30 % бит-процессоров с полностью отказавшей внутренней коммутацией, так как при таком количестве отказов достаточно полное тестирование даже с потерей темпа реального времени становится очень сложной и ресурсоемкой задачей.

Очевидно, что полнота и достоверность локализации и парирования отказов, а также оценка ситуации как катастрофической напрямую зависят от требований темпа реального времени. Модельный эксперимент, проведенный на процессоре Pentium -II 433 МГц для бит-матрицы размером до 40*40 бит-процессоров с тактовой частотой 250 МГц, показал (рис. 7.25):

• при плавном нарастании карты отказов диагностика всей бит-матрицы укладывается в 0,2 секунды;
• временные затраты на диагностику можно сократить двумя способами:
  • используя более качественные алгоритмы адаптации топологии тестовых микропрограмм, что может сильно усложнить задачу генерации тестов и анализа откликов;
  • осуществив декомпозицию всей бит-матрицы на независимо контролируемые подматрицы, что требует построения распределенной системы обнаружения в темпе реального времени отказов;
    

    
    Рис. 7.25. Время локализации отказов в бит-матрице
  • время контроля функций АЛУ практически не зависит от размеров действующей карты отказов, если выполнено условие коммутационной доступности бит-процессора.

На основе проведенного анализа основных факторов, определяющих качество работы подсистемы локализации и идентификации отказов в современных микроэлектронных МКМД-бит-потоковых технологиях, можно сделать следующие выводы.

1. Существующая подсистема диагностики и локализации отказов способна в (квази)реальном времени локализовать и диагностировать порядка 1,3% отказавших бит-процессоров в бит-матрице, что в абсолютном выражении соответствует карте из 20-30 отказов.
2. При синтезе тестовых последовательностей проверяемые бит-процессоры приходится рассматривать как конечные, а не как комбинационные автоматы, что создает условия для отработки методов и средств управления в нано- или супрамолекулярной электронике, где в противоположность обычному порядку вещей исходные вентили представляют собой конечные автоматы, а синтезируемые вентили - комбинационные схемы.
3. Провести полный функциональный контроль методами прямой диагностики даже для высоконадежных (сверх)параллельных МКМД-бит-потоковых вычислителей невозможно в принципе. При этом для поддержания достоверности допущений, сужающих ядро прямой диагностики и размерность задач локализации и идентификации, требуются специальные, предусмотренные на этапе проектирования и реализованные в производстве меры защиты СБИС в процессе их изготовления и эксплуатации.
4. Топологию тестовых микропрограмм можно выбрать таким образом, чтобы время диагностики зависело от размеров бит-матрицы линейно, а не квадратично. При этом применение однострочных тестов позволяет повысить их адаптивность к картам отказов и сократить общее время работы подсистемы локализации отказов как в процессе изготовления бит-матричных СБИС, так и в процессе их эксплуатации.
5. С понижением размеров бит-матрицы до размеров 20*20 бит-процессоров, подсистема диагностирования и локализации отказов, реализованная на базе процессора с тактовой частотой 400 МГц, способна обнаруживать и диагностировать отказы за 0,05 секунды, что позволяет использовать ее в контуре реального времени (Б)ВС.
6. При плавном характере увеличения карты отказов наблюдается линейный рост времени диагностики, что характерно для нормальных условий эксплуатации боевых ЛА. При скачкообразном характере нарастания карты отказов наблюдается близкое к квадратурному увеличение времени диагностики, что характерно для условий противоборства с технически развитым "противником".

Системотехнические выводы по лекции 7

1. В МКМД-бит-потоковых вычислительных технологиях на основе микроэлектронных СБИС или УБИС основная ставка сделана на структурно-функциональный полиморфизм бит-процессоров, который поддерживает как технологию восходящего микропрограммного конструирования потоковых (суб)процессоров, так и технологию достаточно быстрого парирования карт отказов за счет параметрической адаптации исходного "рабочего тела" микропрограммы пользователя. При этом используется как скрытый, почти 2-кратный структурно-функциональный резерв каждого бит-процессора (см. табл. 4.2), так и централизованный и существенно меньший по отношению к рабочей области бит-матрицы "горячий" аппаратный резерв, дифференцированно перемещаемый по всей бит-матрице.
2. Наибольших интеллектуальных и временных затрат требует этап интерактивного микропрограммного конструирования проблемно-или алгоритмически ориентированных (суб)процессоров, который завершается созданием индивидуальной вторичной топологической структуры для каждого поток-оператора пользователя. При переходе вычислительной техники в супрамолекулярную или нанометровую область этот этап трансформируется в синтез "рабочего тела", для которого специфицированы (био)химические модальности и уровни "сигналов", кодирующих управляющие, тестовые и обрабатываемые потоки информации.
3. Этап синтеза тестовых микропрограмм достаточно просто формализовать и свести к размещению ограниченного количества термов на бит-матрице с учетом ограничений на конструкцию гальванических P - и D -шин, обеспечивающих доступ к периферийным бит-процессорам.
4. Основная проблема, препятствующая кардинальному снижению времени локализации и идентификации отказов в бит-матрице, связана с опосредованным доступом к "внутренним" бит-процессорам по FIFO -регистровым P - и D -шинам, и решать ее приходится в основном конструктивно-технологическими методами, напрямую зависящими от используемых физико-химических процессов управления, передачи и обработки информации. Сам процесс диагностики приобретает корректирующий характер, по крайней мере, на отдельных фазах и этапах.
5. Удовлетворить темп реального времени при решении задач локализации и идентификации отказов можно только с использованием комплекса системотехнических, схемотехнических и конструктивно-технологических мер, которые минимизируют временные издержки на программирование бит-матрицы, снижают размеры контролируемых подматриц и повышают эффективность парирования обнаруженных карт отказов непосредственно во время диагностики.
6. Парирование карт отказов сводится к индивидуальной, толерантной перекомпоновке вторичной топологической структуры каждого поток-оператора пользователя. При этом локальные и глобальные аффинные преобразования "рабочего тела" микропрограммы по максимуму сохраняют условия пространственно-временного взаимодействия бит-инструкций. Но это требует трансформации части "функциональных" бит-процессоров в "коммутационные" и пространственного "сдвига" бит-инструкций по бит-матрице.
7. Выбор системы локальных, толерантных, аффинных преобразований представляет собой достаточно сложную, двухкритериальную оптимизационную задачу, которая в супрамолекулярных вычислителях может оказаться соизмеримой по временным и энергетическим затратам с повторным синтезом (структурной регенерацией) исходного "рабочего тела", в процессе которого нерелевантные молекулы замещаются релевантными. Это указывает на то, что в супрамолекулярных технологиях прежде всего необходимо осуществить выбор между ОКМД-схемой парирования отказов, которая основана на прямой подстановке резерва (структурная адаптация), и МКМД-схемой, которая основана на параметрической адаптации структурно-функциональной схемы вычислителя.
8. Если на этапе обработки данных действует базовое для МКМД-бит-потоковых технологий неравенство (6.1) курса "Задачи и модели вычислительных наноструктур", то на этапе диагностики в этом качестве выступает соотношение
   

   причем неравенство

   ( \theta)

   восстанавливается только при сверхпараллельных P - и D -шинах.