Методы и средства обеспечения живучести и восстановления работоспособности МКМД-бит-потоковых субпроцессоров

7.3. Особенности рекуррентных процедур построения тестовых микропрограмм

Для выделения подпространства коммутации, диагностируемого прямым путем, введем упрощающую гипотезу, которая имеет следующий вид: если в процессе прямой диагностики бит-матрицы каждый бит адресной части (А1-А6) всех бит-инструкций побывал и в "нулевом", и в "единичном" состоянии, то результаты прямого контроля полученных таким путем коммутационных функций бит-процессора с высокой степенью достоверности можно распространить на остальные, косвенно контролируемые комбинации соединения входов-выходов.

В этом случае для прямой диагностики требуется всего два типа тестовых микропрограмм, которые к тому же обеспечивают и контроль вертикальных и горизонтальных каналов FIFO -регистровой передачи данных по бит-матрице, и исполнение операции WTR (расширенный транзит - см. табл. 3.1).

Для этого достаточно закодировать термы рис. 7.10 следующим образом:

Рис. 7.10. Топология микропрограммы одного канала возвратного линейного тест-контроля горизонтальных связей бит-матрицы

При этом удается совместить диагностику внутренней системы коммутации бит-процессоров с контролем горизонтальных и вертикальных связей бит-матрицы:

• по варианту a пары адресов (А1, А4) кодируют канал передачи бит-данных "справа-налево", (А2, А5) - "слева-направо", а (А3, А6) - "слева-налево";
• по варианту b все аналогично, только с поворотом на 90^о против часовой стрелки, то есть пары адресов (А1, А4) кодируют канал передачи бит-данных "сверху-вниз", (А2, А5) - "снизу-вверх", а (А3, А6) - "снизу-вниз".

В этой схеме тестовый сигнал длиною в бит вида распространяется "слева-направо", а отклик каждого бит-процессора - в противоположном направлении, то есть "справа-налево". Если внутренняя система коммутации и внешние горизонтальные (вертикальные) гальванические связи бит-процессоров одного тестового канала исправны, то на выходе первого бит-процессора начиная с первого такта появляется "меандр" вида . Здесь первый бит тест-данных и откликов расположен справа.

Продолжительность тестирования горизонтальных и вертикальных связей бит-матрицы зависит от разрядности гальванических шин, обеспечивающих доступ к периферийным бит-процессорам матрицы. Минимальное время тестирования достигается в бит-матрице с полнодоступной периферией, для которой диагностика горизонтальных и вертикальных связей занимает тактов, а количество каналов тестирования равно периметру бит-матрицы и составляет .

Максимальное время тестирования достигается в бит-матрице, имеющей по одному тестовому входу и выходу слева и снизу, что позволяет создать единственный -образный горизонтальный и вертикальный канал распространения тест-данных и откликов (рис. 7.11).

Рис. 7.11. Топология микропрограммы U-образного возвратного тест-контроля горизонтальных связей бит-матрицы

В этом случае контроль вертикальных и горизонтальных связей бит-матрицы обходится в тактов, то есть в самом худшем случае этот этап эксплуатационной диагностики бит-матрицы бит-процессоров на основе СБИС Н1841 ВФ1 с длительностью такта нсек составит всего лишь 400 мкс.

Таким образом, в результате принятия всего двух упрощающих гипотез, одна из которых позволяет распространить результаты контроля, полученные в ОКМД-режиме тестирования, на МКМД-режим использования бит-матрицы, нисходящая (последовательно сужающая) по функциям и координатам стратегия диагностики принимает вид:

Шаг 1. Контроль доступности каждого бит-процессора по FIFO -регистровым каналам загрузки бит-инструкций (контроль -разрядной FIFO -регистровой P -шины).

Шаг 2. Контроль начального состояния и динамики переключения D -триггеров операционных каналов и каналов транзита во всей бит-матрице.

Шаг 3. Контроль доступности каждого бит-процессора по ортогональным FIFO -регистровым каналам приема-передачи данных (контроль коммутации двумерной FIFO -регистровой D -шины).

Шаг 4. Функциональный контроль исполнения бит-инструкций: NOP, AND, NAND, XOR, ADD, ST1 и CG.

Эта стратегия фактически базируется на следующих "аксиомах транзитивности", учитывающих масштабы последствий уже обнаруженных отказов:

1. Если бит-процессор или подматрица недоступны для тестовых микропрограмм по FIFO -регистровым P - или D -шинам, то они тем более недоступны и для поток-операторов пользователя.
2. Если отказ FIFO -регистровой P -шины не позволяет настроить какой-либо бит-процессор на заданную бит-инструкцию, то невозможно проводить коммутационный и функциональный контроль этого и последующих (по такой P -шине) бит-процессоров.
3. Если бит-процессор недоступен по ортогональным FIFO -регистровым D -шинам, то невозможно проконтролировать его правильное функционирование.

Функциональный контроль проводится независимо по каждой бит-инструкции, а топологическая схема одного тестового канала зависит от способа формирования тест-данных для каждого бит-процессора этого канала.

Простейший способ формирования тест-данных состоит в их независимом распространении по каналам транзита ( T -рекурсивный тест) двух соседних строк бит-процессоров с возвращением отклика по каналам транзита третьей строки (рис. 7.12). Такую топологическую структуру одного тестового канала в дальнейшем будем называть T -рекурсивным возвратным тестом.

Рис. 7.12. Топологическая схема Т-рекурсивной микропрограммы функционального контроля верхней строки тестового канала

Однако такой тестовый канал занимает три строки бит-матрицы, из которых только одна контролируется (заштрихована на рисунке), что увеличивает время локализации и идентификации отказов и снижает коэффициент распараллеливания тестовых микропрограмм ОКМД-типа. Более того, для контроля двух других строк бит-процессоров, принадлежащих одному тестовому каналу, необходимо изменить топологию микропрограммы (рис. 7.13 и 7.14), что усложняет процедуру генерации тестовых микропрограмм и принятия решений при обходе обнаруженных отказов.

Рис. 7.13. Топологическая схема Т-рекурсивной микропрограммы функционального контроля средней строки тестового канала

Рис. 7.14. Топологическая схема Т-рекурсивной микропрограммы функционального контроля нижней строки тестового канала.

В FT -рекурсивном функциональном тесте (рис. 7.15) один тестовый операнд распространяется по каналам транзита бит-процессоров соседней строки, а второй тестовый операнд представляет собой отклик предшествующего бит-процессора на тестовое воздействие.

Это увеличивает процент использования аппаратных ресурсов в тестовом канале, но усложняет процедуру анализа откликов на выходе бит-матрицы при появлении отказов. В 2 F -рекурсивном функциональном тесте (рис. 7.16) оба тестовых операнда представляют собой отклик предыдущих бит-процессоров тестового канала. Основное преимущество такой топологической схемы тестового канала - это полное покрытие тестом всех бит-процессоров.

Рис. 7.15. Топологическая схема FT-рекурсивной микропрограммы функционального контроля верхней строки тестового канала

Рис. 7.16. Топологическая схема 2F-рекурсивной микропрограммы функционального контроля двух строк тестового канала

Из приведенных данных видно, что процедура генерации тестовых микропрограмм очень проста и сводится к воспроизводству ограниченного количества типов термов согласно заранее заданным параметрам диагностируемой бит-матрицы.