Московский государственный университет путей сообщения
Опубликован: 22.12.2006 | Доступ: свободный | Студентов: 2258 / 474 | Оценка: 4.07 / 4.02 | Длительность: 16:07:00
ISBN: 978-5-9556-0071-0
Специальности: Разработчик аппаратуры
Лекция 13:

Задача логического вывода и когерентность кэш-памяти в ВС SPMD-архитектуры

< Лекция 12 || Лекция 13: 1234
Аннотация: Продолжается рассмотрение SPMD-технологии и ее применения к решению задач логического вывода. Исследуется проблема согласования оперативного совместного использования результатов счета, находящихся в кэш-памяти процессоров, до их поступления в общую память, — проблема когерентности кэшей. Предлагается решать эту проблему с помощью механизма закрытия адресов, что совпадает с общей идеей data flow. Освещается возможность применения памяти предикатов при решении задач по SPMD-технологии.

Обработка базы знаний

Рассмотрим пример решения в упрощенной постановке одной из задач искусственного интеллекта — задачи полного вывода на основе системы аксиом и последующего выбора кратчайшего пути, ведущего от "посылки" из данного множества к одному из заданных "следствий". Решение этой задачи является важным элементом выбора кратчайшей последовательности управляющих воздействий, приводящих систему из одного состояния в другое. Эта же задача является важным элементом обработки базы знаний — дополнением ее новыми знаниями посредством всех возможных выводов, автоматического доказательства теорем, кибернетического моделирования (например, направленного движения по лабиринту) и т.д.

Количество логических выводов в единицу времени является основной характеристикой производительности перспективных ЭВМ. Тем выше важность исследования всех аспектов решения данной задачи и прежде всего — исследования возможности приспособления к ней архитектуры ВС.

Представим следующую модель базы знаний.

Пусть задано множество \{ \alpha _{\lambda }\} , \lambda  = 0, \dots , m-1, объектов-высказываний. Задана первичная система отношений следования, которую будем называть системой аксиом, попарно связывающая объекты в пары вида "посылка-следствие" \{ \alpha _{j} \to  \alpha _{k}, j,k \in  \{ 0, \dots , m-1\}. Отдельно выделим множество \{ a_{\mu }\} исходных высказываний, которые в системе аксиом участвуют только как "посылки", и множество результирующих высказываний \{ c_{\xi }\}, которые в системе аксиом участвуют только как "следствия".

Остальные высказывания составляют множество \{ b_{\nu }\}. Таким образом,

\begin{align*}
\{\lambda_\lambda\} = \{a_\mu\}\cup\{b_\nu\}\cup\{c_\xi\}, \{0, ..., m-1\} =
\{\mu\}\cup\{\nu\}\cup\{\xi\}.
\end{align*}
(При движении по лабиринту \{ a_{\mu }\} — множество входов, \{ c_{\xi }\} — множество выходов.)

Необходимо связать объекты-высказывания всеми возможными логическими цепочками вида \alpha _{k1}\to  \alpha _{k2} \to  \dots  \to \alpha _{ks} ( sдлина цепочки) на основе данной системы аксиом, не содержащими циклы (исключающими вхождение одних и тех же объектов более одного раза), при этом \alpha _{k1} \in  \{ a_{\mu }\}.

Будем считать, что все логические цепочки, связывающие объекты-высказывания множества \{ \alpha _{\lambda }\} является системой аксиом, в каждой из которых высказывание-посылка принадлежит множеству \{ a_{\mu }\}. При этом каждая такая аксиома представляет логическую цепочку, длина которой равна двум. Все возможные логические цепочки на основе этой системы аксиом дополняют базу знаний до ее окончательного уже неизменяемого состояния.

Примем следующий план параллельной обработки базы знаний: пусть iпроцессор выбирает очередную логическую цепочку (первый раз i -ю, затем номер увеличивается на N ) и пытается дополнить базу знаний всеми возможными новыми цепочками на основе продолжения данной одним объектом, не встречавшимся в ней ранее. То есть, множество логических цепочек образует опорный массив. Если последний элемент выбранной цепочки принадлежит множеству \{ c_{\xi }\}, ее продолжение уже невозможно. Процессоры выбирают и обрабатывают логические цепочки до исчерпания возможности изменения базы данных; чтобы обнаружить это, организуется индикация формирования хотя бы одним процессором новой логической цепочки.

Конкретизируем пример. Пусть

\{ \alpha _{\lambda }\}  = \{ a_{0}, a_{1}, a_{2}, b_{3}, b_{4}, b_{5}, b_{6}, c_{7}, c_{8}\}.

Система аксиом:

a0 -> b3, a1 -> b4, a2 -> b5, b3 -> c7, b4 -> b5, b4 -> b6, b5 -> b4, b6 -> c7, b6 -> c8.

Первые три отношения образуют три логические цепочки - начальное значение базы знаний.

Пусть d — начальный адрес в ОПД базы знаний, по которому располагается первая логическая цепочка. Каждая цепочка описывается дескриптором с пятью дескрипторными элементами, необходимыми для обработки только одним процессором. Дескрипторы в ОПД располагаются с адреса f. Таким образом, первоначально в ОПД имеем

\begin{align*}
d)&a_0 \rightarrow b_3   \quad&f) &D_1 = \{d, 1, 2, d+1, d\} \\
d+2)& a_1 \rightarrow b_4  \quad&f+5)& D_2 = \{d+2, 1, 2, d+3, d+2\} \\
d+4)& a_2 \rightarrow b_5 \quad& f+10)& D_3 = \{d+4, 1, 2, d+5, d+4\}.
\end{align*}

Дескриптор D0, описывающий массив дескрипторов логических цепочек, содержит восемь дескрипторных элементов и расположен в ОПД по адресу g. Его начальный вид

g) D0 = {f, 5, 3, f+10, f, f, 5N, f}.

Будем считать, что при загрузке в память процессора адреса дескрипторов совпадают с их именами.

Аксиомы, не составляющие начальное значение базы знаний, образуют в ОПД массив с начальным адресом b, описываемый дескриптором Db в памяти каждого процессора, в нашем примере Db = {b, 2, 7, b+12, b}.

И, наконец, в ОПД организован массив признаков \{ \alpha _{0}, \dots ,\alpha _{N-1}\} обработки логических цепочек процессорами, описываемый дескриптором D_{П} =\{ \alpha _{0}, 1, N,\alpha _{N-1},\alpha _{0}\} в памяти каждого процессора.

В табл. 13.1 представлена программа решения задачи, состоящая из двух частей: по командам 0-20 база знаний дополняется всеми возможными логическими цепочками, по командам 21-30 выбирается цепочка минимальной длины, соединяющая некоторое исходное высказывание с результирующим. (При движении по лабиринту так может быть найден кратчайший путь, соединяющий вход и выход, а также указаны эти вход и выход, если они в лабиринте не единственные.)

Таблица 13.1.
k КОП I1 A1 I2 A2 I3 A3
0 СИНХ
1 ЗАГД D0 g
2 БП 004
3 ЗАГ D02 g+2 D03 g+3
4 ВЗЯТЬД D07 Ds 018
5 ЗАП <i> \alpha 0
6 \Lambda Ds3 <"c"> 004
7 ЗАГ M1 Ds2 M2 Ds3 Db4 Db0
8 ПОИСК1 Db Ds3 003
9 ПОИСК2 Ds Db4 0001 008
10 ЗАКРА \Gamma
11 ЗАГ D02 g+2 D03 g+3
12 D03 D03 0002 MA
13 ДОПОЛ Ds Db4 0001 MA
14 ДОПОЛ g Ds
15 ЗАП \Gamma
16 ЗАГ Ds2 M1 Ds3 M2
17 БП 008
18 ЗАП <1> <i> \alpha 0
19 ПОИСК2 Dn 003
20 ЗАГД D0 g
21 СИНХ
22 УП <i> 024
23 ЗАП < \infty > l+2
24 ВЗЯТЬД D07 Ds 030
25 \Lambda Ds3 <"c"> 024
26 ЗАКРА \Delta
27 УП Ds2 l+2 029
28 ЗАПД Ds l
29 ЗАП \Delta
30 В

По команде 0 производится синхронизация ВС для одновременного начала выполнения следующих команд.

По команде 1 (ЗАГрузка Дескриптора) по адресу дескриптора D0 в памяти каждого процессора засылаются восемь дескрипторных элементов, хранящихся в ОПД, начиная с адреса g. Выполняются операции (D07) := (D05) := (D00)+i(D01). Эта начальная загрузка производится при первом выполнении основной части программы, после чего по команде 2 управление передается команде 4.

По команде 3, с которой начинается цикл анализа очередной логической цепочки, формируются дескрипторные элементы D02 и D03 в соответствии с тем их текущим значением, которое было выработано в ходе совместного формирования всеми процессорами логических цепочек.

По команде 4 (ВЗЯТЬ Дескриптор) выбирается дескриптор в составе всех восьми дескрипторных элементов, определенный значением дескрипторного элемента D07, и заносится по адресу Ds в памяти процессора. При первом выполнении команды (j = 0) i -м процессором выбирается дескриптор Di+1. При j -м выполнении команды этим же процессором выбирается дескриптор Di+1+Nj. При выполнении команды сначала проверяется условие принадлежности выбираемого дескриптора массиву таких дескрипторов, (D07) не больше (D03)? При выполнении этого условия дескриптор Ds на данном процессоре формируется. Выполняется операция (D07) := (D07)+(D06), что при следующем выполнении данной команды позволит выбрать дескриптор логической цепочки, номер которой на N превосходит номер выбранной. При невыполнении условия принадлежности управление передается команде 18 без модификации дескрипторного элемента D07.

Для другого применения данной команды можно предположить возможность указания по первому адресу адреса дескрипторного элемента D04, что обеспечивало бы последовательную выборку дескрипторов из массива при повторном выполнении команды в цикле без учета номера процессора.

По команде 5, выполняемой в случае, если iпроцессор приступает к обработке очередной логической цепочки, i -му элементу массива признаков присваивается значение 0.

По команде 6 выделяется признак высказывания, хранящегося по последнему адресу анализируемой цепочки (он указан в Ds3 ). Если это результирующее высказывание, сопровождаемое признаком "c", осуществляется переход на выборку дескриптора следующей логической цепочки — на выполнение команды 4. В противном случае выполняется следующая команда.

По команде 7 запоминаются значения дескрипторных элементов Ds2 и Ds3, а также восстанавливается значение дескрипторного элемента Db4.

< Лекция 12 || Лекция 13: 1234
Сергей Гутько
Сергей Гутько
Россия, ВИУ, 2003