Защита проекта

Защита проекта проводится в виде публичного выступления в формате доклада с презентацией, с комплектом материалов:

1. Спецификация;
2. Отчёт о покрытии кода при поведенческой верификации;
3. Отчёт об объеме синтезируемой логики;
4. Отчёт о скоростных параметрах;
5. Отчёт о покрытии кода при верификации на вентильном уровне;
6. Выводы по степени реализации проекта.

Для демонстрационного примера спецификация оформляется в соответствии с шаблоном, приведенным во входящем в комплект материалов документе "IP блок - шаблон описания.docx". Шаблон презентации в формате pptx и вариант презентации по демонстрационному примеру так же входят в состав электронных материалов (файлы " Шаблон презентации.pptx" и " Презентация - криптопреобразование Кузнечик.pptx").

В докладе о выполненной работе требуется осветить следующие основные положения.

1. Автор.
2. Тема индивидуального примера.
3. Назначение блока.
4. Основные алгоритмы работы блока.
5. Выбор интерфейса (шины) подключения.
6. Описание интерфейса подключения.
7. Основные машины состояний (интерфейсов подключения).
8. Результаты верификации (поведенческой и на вентильном уровне).
9. Оценка скоростных параметров.
10. Оценка объема синтезируемой логики.
11. Алгоритм работы тестовой программы, основные результаты (опционально).
12. Заключение (тема, список решенных задач, основные результаты).

Доклад по демонстрационному примеру

Презентация - криптопреобразование Кузнечик.pptx

В соответствии с приведенным планом доклад по демонстрационному примеру будет содержать следующие сведения.

1. Автор Решетько В.М.

2. Тема индивидуального примера

   Встраивание узла криптопреобразования данных в адресное пространство APB для целей управления и конфигурирования.

3. Назначение блока

   Криптопреобразование данных в соответствии с заданными режимами.

4. Основные алгоритмы работы блока

   Загрузка ключа преобразования, загрузка начальных значений преобразования, контроль состояния, криптопреобразование данных (с вариантами выполнения)

5. Выбор интерфейса (шины) подключения

   В связи с распространенностью для целей управления и контроля состояния выбирается интерфейс подключения APB. Для целей пересылки данных, подлежащих криптопреобразованию, выбирается AXI Stream.

6. Описание интерфейса подключения

   APB - простой синхронный интерфейс, с независимыми шинами адреса, входных и выходных данных. Селекция типа операции (запись или чтение) производится отдельным сигналом при установке адреса обращения.

   Разрядность шин данных устанавливается разработчиком в зависимости от условий применения и может быть 8,16,32 бита, с возможностью независимого обращения (на чтение или запись) к отдельным байтам.

   Основные машины состояний (интерфейсов подключения)

   Для APB:

   

   
   

   Для AXI Stream (упрощённо):

   

   
   

   Во время ожидания (Idle) данные загружаются во входной буфер, после завершения загрузки в состоянии ReadASBFControl оценивается объём и тип преобразования (зашифрование или расшифрование). В состоянии CryptTransform проводится преобразование с выгрузкой результата в выходной буфер. В состоянии SetASBBControl устанавливаются параметры интерфейса выгрузки (BackEnd) и затем во время состояния InitBDataFlow инициализируется интерфейс AXI Stream выгрузки данных. Затем данные выгружаются во время состояния OutBDataFlow и происходит переход в Turn_Ar для очистки временных параметров. После перехода в Idle узел готов обработать новый пакет данных.

7. Результаты верификации (поведенческой и на вентильном уровне) При верификации использовались стандартные примеры ГОСТ Р 34.13-2015 - ключи зашифрования, начальные значения, пакеты 128-битных данных.

   Зашифрование в разных режимах давало результаты, одинаковые в приведенными в примерах ГОСТ Р 34.13-2015.

   Расшифрование полученных данных в разных режимах давало исходные пакеты.

8. Оценка скоростных параметров

   Результат оценки скоростных параметров при синтезе узла на платформе FPGA Cyclone 10 LP (Intel/Altera):

   -- POST-SYNTHESIS TIMING REPORTS ARE ESTIMATES AND SHOULD NOT BE RELIED ON TO MAKE QoR DECISIONS.
   For accurate timing information, please run place-and-route (P&R) and review P&R generated timing reports.
   ================================================================================================
   Clock Frequency Report
   
   Domain	Clock Name	Min Period (Freq)	Required Period (Freq)
    
   ACLK_PS	 
   ACLK	 
   7.133 (140.193 MHz)	 
   8.333 (120.000 MHz)
   ACLK_PS	PCLK	5.293 (188.929 MHz)	8.333 (120.000 MHz)
   
   ================================================================================================
   Setup Timing Analysis of ACLK
   
   

9. Оценка объёма синтезируемой логики

   Результат оценки объёма логики при синтезе узла на платформе FPGA Cyclone 10 LP (Intel/Altera):

   *************************************************************** Device Utilization for 10CL080YF780C6G/FBGA
   *************************************************************** Resource Used Avail Utilization
   
   IOs	414	424	97.64%
   LUTs	15281	81264	18.80%
   Registers	8120	81264	9.99%
   Memory Bits	354976	2810880	12.63%
   
   DSP block 9-bit elems 0 488 0.00%