Форма обучения:
дистанционная
Стоимость самостоятельного обучения:
бесплатно
Доступ:
свободный
Документ об окончании:
 
Уровень:
Для всех
Длительность:
7:05:00
Студентов:
1
В курсе будут рассмотрены теоретические и практические аспекты архитектуры RISC-V и его микроархитектурных реализаций.
Цель курса: дать слушателям понятия об архитектуре микропроцессорных систем, в частности на базе архитектуры RISC-V. Основной упор - на реконфигурируемые системы на базе программируемой логики, и в частности на базе FPGA.
 

План занятий

Занятие
Заголовок <<
Дата изучения
Лекция 1
1 час 8 минут
-
Лекция 2
50 минут
Архитектура RISC-V

Оглавление
    -
    Лекция 9
    14 минут
    SCR1

    Оглавление
      -
      Лекция 10
      5 минут
      SDK для SCR1

      Оглавление
        -
        Лекция 14
        4 минуты
        Задания

        Оглавление
          -