Современные вычислительные технологии и их аппаратные платформы

6.1. Особенности технологий, основанных на (сверх)массовом параллелизме

С момента зарождения и по настоящий день в развитии вычислительной техники решающую роль играют военные программы, которые консолидируют финансовые, интеллектуальные, материальные и технические ресурсы общества для решения задач выживания конкретного сообщества людей. В частности, с середины 80-х годов прошлого столетия DARPA [132] приступило к масштабным исследованиям в области беспилотных систем военного назначения в широком классе технотронных комплексов военного назначения, обеспечивающих нужды наземных, морских и воздушных вооружений и военной техники (ВВТ). (DARPA - Агентство по прорывным исследовательским проектам в области обороны - США.)

Под технотронными комплексами принято понимать автоматизированные технические средства, функционирование которых в принципе невозможно без использования вычислительной техники.

Основная направленность исследований по программам DARPA - это максимальная роботизация ВВТ "поля боя", тесно взаимодействующих с удаленными, наземными и аэрокосмическими человеко-машинными комплексами разведки и оперативного управления.

Основная цель - это максимальное снижение потерь живой силы по крайней мере в локальных военных конфликтах с технически отсталым противником.

Необходимое условие реализации - это создание интеллектуальных, высокопроизводительных, отказоустойчивых, защищенных от несанкционированного доступа, многоуровневых, неоднородных и распределенных ВС, построенных на принципах модульности и открытости их компонент, обеспечивающих как эволюционное развитие ВВТ, так и оперативное межвидовое взаимодействие непосредственно на "поле боя".

С учетом постоянной диспропорции между предоставляемой и требуемой производительностью, интеллектуальностью, отказоустойчивостью и т. д. (обычно 1/100) при создании таких ВС приходится использовать комплекс интенсивных факторов системотехнического уровня организации вычислений, которые поддерживаются достаточно специфическими технологиями проектирования и использования комплектующих сверх-или ультра-БИС и вычислительных устройств на их основе:

Перечисленные технологии можно разбить на две группы (рис. 6.1):

логических матриц (ПЛМ) и вентильных матриц, которые настраиваются на функции пользователя либо на одной из последних фаз изготовления кристалла (например, металлизация связей или вскрытие контактных окон между слоями металлизации), либо по технологии (П)ПЗУ (реализуемое пользователем электрическое и, в частности, "флэш-программирование"). Бит-процессорная технология практически единственная, где отечественная микроэлектроника и вычислительная техника имеет перед

зарубежными технологиями определенные приоритеты, так как ориентирована на МКМД-, а не на ОКМД-режим распараллеливания вычислений (МКМД - "множество команд - множество данных", ОКМД - "одна команда - множество данных").

Для бит-процессорной технологии характерны:

Для систолических технологий характерно сочетание "алгоритмически ориентированного" задания функций, реализуемых отдельным элементарным вычислителем, сверхмассового ОКМД-параллелизма и (полу) заказной аппаратной реализации.

ЦПОС -технология первоначально была ориентирована на создание и использование программируемых однокристальных средств цифровой векторно-матричной обработки сигналов с модифицированной фон-неймановской архитектурой. Поэтому в первых ЦПОС был аппаратно реализован арифметический сопроцессор плавающей запятой, исполняющий в одном цикле базовую операцию векторно-матричной обработки в составе двух ассемблерных команд: "умножение + суммирование с накоплением", а внутренние шины команд и данных разделены, что соответствует гарвардской архитектуре.

По мере расширения конструктивно-технологических возможностей микроэлектроники в ЦПОС появились независимые адресные устройства и шины, а к концу 80-х годов на их основе стали строить многопроцессорные ВС со специализированными интерфейсами, что делает такие ВС эффективными только в определенных областях применения.

Основное системное ограничение, регламентирующее темп обработки данных (темп реального времени) в однокристальных ЦПОС, вытекает из теоремы Котельникова и фон-неймановской организации вычислений, которые в совокупности требуют, чтобы программа обработки завершилась за время формирования одного отсчета сигнала. В результате при относительно несложной программе обработки из 10^{3} реально исполненных одноцикловых инструкций темп обработки данных в ЦПОС, работающих

на тактовой частоте 0,3-1 ГГц, находится в пределах 100-300 кГц, что ограничивает спектр обрабатываемых сигналов ультразвуковым диапазоном.

В RISC -технологии основная ставка делается на снижение аппаратно-временных системных издержек в ВС с высоким уровнем (10²-10³) распараллеливания вычислений, что достигается эффективной компиляцией с языка высокого уровня на уровень сокращенной системы команд ассемблерного уровня с постоянным циклом исполнения. В результате освобождается площадь кристалла для расширенной системы внутренних регистров, значительно упрощается устройство и процесс асинхронного управления, а значит, и повышается скорость обработки. При этом возрастает частота обращений к памяти, но падает продолжительность цикла обращения к ней, которое в RISC -процессорах находится в соотношении 2:1 ко времени выполнения команд. Для сравнения, в CISC -процессорах такое соотношение составляет 5:1.

Чтобы сохранить соотношение 2:1 в многопроцессорных RISC -системах, их память должна быть распределенной, а чтобы повысить эффективность межпроцессорного обмена, чаще всего прибегают к сети, построенной по типу "ножка в ножку" с ближайшими соседями. Базовые положения этой технологии были апробированы в транспьютерных ВС, управление которыми обычно ведется методом волнового фронта, который представляет собой частный случай управления потоком данных.

Существенно, что бит-процессорная, ЦПОС - и RISC -технологии реализуются через инструментальные кросс-системы и, как правило, не имеют собственных операционных систем, а в ответственных случаях эксплуатации и боевого применения поддерживаются наиболее устойчивыми к внешним воздействующим факторам КНД- и сапфировыми технологиями изготовления элементной базы [136] (КНД - кремний на диэлектрике).

Современные CISC -технологии базируются на концепции языков высокого уровня, где аппаратные платформы строятся исходя из:

Из приведенных данных можно заключить:

6.2. RISC-архитектуры как компромисс между системотехническими требованиями и технологическими возможностями микроэлектроники

История развития вычислительной техники связана с постоянным стремлением создателей компьютеров повысить их производительность.

В 1949 году был создан первый компьютер EDSAC. Он мог выполнять около 100 арифметических операций в секунду при тактовой частоте 50 000 Гц. Производительность современных компьютеров возросла в десятки миллионов раз, достигнув миллиардов операций в секунду.

Работы велись и ведутся в двух направлениях:

Если посмотреть формально, то основной вклад в повышение производительности современных компьютеров обеспечен за счет новых архи-

тектурных решений. Вклад технологической составляющей, связанной с ростом тактовой частоты, достаточно скромен.

При этом нельзя забывать, что совершенствование структуры и архитектуры компьютеров невозможно без технологического прогресса в области микроэлектроники.

По мере развития технологий, обеспечивших стремительный рост степени интеграции, микропроцессорная техника прошла путь от реализации на одной микросхеме отдельных элементов и узлов компьютера до создания на одном кристалле многопроцессорной системы.

В настоящее время одним и важнейших критериев при определении архитектуры проектируемого процессора является соответствие предъявляемых ею системотехнических требований технологическим возможностям микроэлектроники.

Одним из архитектурных решений, оказавшим существенное влияние на развитие вычислительной техники в последние три десятилетия, стала RISC (reduced instruction set computer) архитектура.

История ее создания показывает с одной стороны, какую роль в развитии вычислительной техники могут сыграть достаточно простые архитектурные решения, а с другой стороны, какое значение в реализации научно-технического проекта имеют своевременное финансирование и его успешная коммерциализация.

Далее сделаем небольшой экскурс в историю создания RISC-архитектуры. В его основу положены статьи Леонида Черняка [304,305] и Сергея Орлова [306].

Исторически первой появилась архитектура, основанная на полном наборе команд, с появлением RISC архитектуры ее стали называть CISC (complex instruction set computer).

Она характеризуется наличием большого числа сложных команд. Это число достигает нескольких сотен. Команды не имели фиксированной длины. Использовалась сложная система адресации. Все это вынуждало использовать достаточно сложные схемотехнические решения. Архитектура сформировалась эволюционно. Ее особенности были обусловлены стремлением экономить наиболее дорогостоящие ресурсы, в частности оперативную память. На начальном этапе развития вычислительной техники CISC- архитектура была доминирующей [159,160].

Появление интегральных схем существенно изменило как технические характеристики используемой при проектировании процессоров элементной базы, так и стоимость вычислительных ресурсов. Изменилась шкала ценностей: основным приоритетом стало быстродействие. Это вызвало потребность в новых архитектурных решениях.

Ответом на этот вызов стало появление RISC-архитектуры. Понятие RISC в его современном понимании стало результатом выполнения трех

исследовательских проектов по созданию процессоров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета.

RISC-архитектура предполагает реализацию при проектировании процессоров следующего принципа: более компактные и простые инструкции выполняются быстрее.

Этот принцип был сформулирован в 1975 году группой сотрудников IBM под руководством Джона Кока [161], работавшей над созданием специализированного процессора для управления телефонной станцией. В качестве прототипа использовалась ЭВМ IBM/360. При анализе ее работы было установлено, что для решения поставленной задачи используется не весь набор команд процессора. В результате возникла идея сократить набор команд процессора.

В итоге появился проект универсального вычислительного устройства IBM 801 Project. В 1986 году на основе этого проекта 801была разработана рабочая станция IBM RT PC, а в 1990 году была создана рабочая станция RS/6000 на базе процессора POWER (Performance Optimized With Enhanced RISC) [304].

В 1980 году к идее сокращения числа команд процессора также пришли ученые из Стэндфордского университета и университета Беркли.

Им удалось получить финансирование своих исследований в рамках программы DARPA VLSI Program, целью которой была разработка универсальных наборов для создания компьютеров из готовых микросхем.

В Беркли разрабатывался однокристальный процессор, насчитывающий примерно 40 тыс. транзисторов и обеспечивающий программирование на языке Си и работу в среде ОС Unix. Он должен был составить конкуренцию компьютеру VAX-11/780 корпорации DEC. Проектом руководил Д. Паттерсон.

В итоге в 1984 году был создан 32-разрядный процессор RISC-II с 138 регистрами, работающий на частоте 3 МГц, который на целочисленных операциях по производительности превосходил VAX.

В Стэнфорде проектом руководил Д. Хеннесси. В качестве прототипа использовался компьютер PDP-10 компании DEC.

Успех RISC - архитектура во многом обусловлен ее широкой коммерциализации. Разработкой процессоров с этой архитектурой занимались компании MIPS Technology (MIPS), Hewlett - Packard (PA RISC), Sun Microsystem (SPARC), Motorola, Apple, IBM (PowerPC) и др.

Были сформированы базовые принципы RISC-архитектур:

Этот список можно было бы дополнять. Необходимо подчеркнуть еще раз, что в основе всего лежит идея использования небольшого числа простых команд, позволившая существенно упростить устройство управления процессора, благодаря чему появилась возможность перераспределить площадь кристалла между функциональными устройствами процессора (увеличив, в частности сверхоперативную память).

Один из наиболее значимых результатов продвижения на рынок процессоров RISC-архитектуры - это известная PowerPC, которая является детищем альянса Apple, IBM и Motorola(AIM).

Это самый типичный, если не классический RISC-процессор. Существуют 32- и 64-разрядные версии PowerPC (причем 64-разрядные совместимы с 32-разрядным кодом), а равно и ряд стандартизованных расширений (набора инструкций AltiVec).

Достаточно долго RISC и CISC-архитектуры противопоставлялись друг другу. Но уже сегодня можно сказать, что грань между ними практически стерлась.

Ярким примером объединения идеи CISC- и RISC-процессоров является методика построения процессоров, основанная на концепции EPIC.

Основные принципы архитектуры EPIC были разработаны в университете Иллинойса. Архитектура EPIC объединяет различные технологические решения, которые обеспечивают существенное повышение скорости обработки и решение некоторых проблем трансляции программ. К этим решениям относятся:

Эта концепция была реализована компанией Intel в процессоре Itanium.

В заключении следует отметить.

6.3. Особенности нейрокомпьютерных технологий

На современном этапе развития вычислительной техники единственной альтернативой кремниевой компиляции является нейрокомпиляция, специфика которой в основном диктуется используемой элементной базой, которая:

В результате "программирование" нейрокомпьютера представляет собой синтез схем из нейроподобных элементов и в общем случае сводится к поиску:

В случае сетей с ограниченным количеством нейроподобных элементов к этим задачам добавляется еще разбиение всей функции на итеративно реализуемые подфункции.

Сам синтез осуществляется через "обучение" нейросети "материнской" нейро-ЭВМ, формирующей на основе обучающей выборки и алгоритмов поиска пороговых и весовых векторов для "дочерней" нейро-ЭВМ (рис. 6.3).

и/или энергии, кодирующими входные, промежуточные и результирующие потоки данных; $$T_{d}$$ - время жизни или удержания в рабочем состоянии проблемно-ориентированного (суб)процессора, которое в общем случае удовлетворяет неравенству $$T_{d} < r * n * N * \tau_{c}$$.

"Медленное" управление трансформируется в синтез вычислителя-потомка за счет деструкции "рабочего тела" вычислителя-предка как при переходе от одного поток-оператора к другому, так и при регенерации вычислителя-предка при $$T_{d} < r*n* N* \tau_{c}$$.

"Быстрое" управление трансформируется в параметрическую адаптацию (упругую деформацию) структурно-функциональной схемы нанометрового или супрамолекулярного вычислителя под воздействием внешних управляющих сигналов, отличных по (био)физической или (био)химиче-ской модальности или по частотному спектру от сигналов, кодирующих потоки преобразуемых данных.

"Сверхбыстрое" ассоциативное управление будет носить не только и не столько позитивный, сколько негативный характер, что сведет синтез такого управления не столько к созданию схемо- и системотехнических условий для его реализации, сколько к блокаде уже существующих локальных и глобальных паразитных ассоциаций.

Таким образом, МКМД-бит-потоковые вычислительные технологии в современных условиях способны компенсировать технологическое отставание за счет более интенсивного использования системотехнических факторов организации вычислений. Благодаря этому они способны обеспечить паритет с зарубежными БВС по пропускной способности по потокам команд и данных, а по точности вычислений и по отказоустойчивости, как будет показано далее, они способны превзойти лучшие зарубежные образцы.

Более того, МКМД-бит-потоковые вычислительные технологии обеспечивают минимальные системные издержки на реорганизацию вычислений и поддерживающие их программно-аппаратные инструментальные средства при переходе к нанометровой или супрамолекулярной элементной базе. Объясняется это тем, что в МКМД-бит-потоковых вычислительных технологиях:

Поэтому собственный "интеллект" нейрокомпьютерной системы сосредоточен в "материнской" нейро-ЭВМ и представлен:

При этом не исключается адаптация нейросети на заранее заданное множество задач, решаемых в режиме разделения времени, за счет

модификации весовых коэффициентов, порогов и связей в "дочерней" нейросети. Такая перестройка нейросети инициируется либо извне, либо за счет интеллектуального блока собственных нужд, осуществляющего анализ летной, боевой и технической обстановки и вырабатывающего или выбирающего одну из возможных адекватных реакций на прогнозируемое или состоявшееся их изменение.

Разделение на "материнскую" и "дочернюю" нейро-ЭВМ объясняется тем, что процессы обучения еще достаточно продолжительны во времени (единицы и десятки часов) и потребляют несравненно больший аппаратурный ресурс, чем порождаемые "дочерние" нейро-ЭВМ.

Если отвлечься от методов и параметров настройки нейросети, то в современных компьютерных технологиях представлены практически все структурно-функциональные компоненты нейрокомпьютерных технологий:

практически полный спектр атрибутивных свойств современных компьютерных технологий, определяющих потребительские свойства БВС военного назначения с наиболее экстремальными и противоречивыми по современным меркам требованиями к производительности (пропускной способности по потокам команд), отказоустойчивости и вычислительной устойчивости.

Принципиальное отличие нейрокомпьютерных от традиционных компьютерных технологий проектирования и использования ЭВМ состоит в следующем:

Из приведенных данных можно заключить:

Тем не менее, качественные изменения в нейрокомпьютерной технологии погружения задач пользователя на аппаратный уровень исполнения проявляются начиная с глобальных этапов проектирования технотронных комплексов двойного назначения.

В традиционных компьютерных технологиях на первом этапе обычно проводится статистическая обработка результатов экспериментов, которая завершается построением или уточнением аналитической модели.

На втором этапе, который существенно отстоит по времени от первого, осуществляется поиск "оптимального" представления аналитической модели предметной области в структурно-операционном базисе используемой ЭВМ. Сформированная таким образом вычислительная модель предметной области, как правило, отличается от "усредненной" аналитической модели по темпу реального времени, времени задержки, характеристикам вычислительной устойчивости, зависящим от точности обработки потоков данных, и т. д.

В результате технотронные системы двойного назначения оказываются "оптимальными в среднем" и для достаточно широкого комплекса внешних условий, который в реальной боевой и технической обстановке реализуется с достаточно низкой вероятностью, что приводит к недоиспользованию тактико-технических характеристик технотронных комплексов двойного назначения.

Адаптивные технотронные системы потенциально способны изменять стратегию, критерии оценки качества и сами алгоритмы управления ресурсами технотронных комплексов двойного назначения в зависимости от этапов ведения боевых действий, решаемых комплексов задач, действующих векторов ограничений и т. д. Однако чтобы в полной мере использовать возможности адаптивного управления ресурсами комплексов двойного назначения, их технотронные системы дол жны в реальном времени синтезировать или хотя бы компоновать вычислительные алгоритмы и программы, что неосуществимо современными инструментальными средствами.

Переход к нейрокомпиляции позволяет включить синтез нейро-вычислителей в общий контур оптимизации технотронных комплексов двойного назначения, а усредняющую обработку распределить между этапом статистической обработки эмпирических данных и этапом статистической оптимизации самой нейросети в соответствии со стратегией и алгоритмами ее адаптации под реальные условия эксплуатации и (боевого) применения технотронных комплексов двойного назначения.

Однако темп обучения современных нейрокомпьютеров пока еще таков, что глубокая структурно-функциональная адаптация нейросетей может быть проведена (территориально удаленным) квалифицированным персоналом в условиях предбоевой подготовки, когда уже достаточно четко очерчен "сценарий боя" и условия его проведения.

Такая предбоевая адаптация технотронных комплексов двойного назначения служит еще одним доводом в пользу выделения средств вычислительной техники в самостоятельный вид боевого обеспечения.

Таким образом, пока не будет совершен качественный скачок в области обучающих нейрокомпьютерных систем, главное позитивное влияние нейрокомпьютерных технологий можно ожидать в области погружения задач пользователя либо на уровень аппаратурной реализации, либо на уровень технологических процессов изготовления элементной базы, так как в этом случае отпадают интеллектуально- и времяемкие этапы формализации задач и алгоритмов и их бездефектного программирования, а само погружение можно будет осуществлять в темпе предбоевой подготовки.

6.4. Роль и место нейроподобных вычислительных систем в технотронных комплексах двойного назначения

Как и любая вычислительная математика, современная нейромате-матика развивается в двух направлениях:

Если выбраны множество обучающих выборок и способы вычисления суммарной оценки, то задача обучения нейросети превращается в задачу многомерной оптимизации, где отечественная наука имеет достаточно высокие приоритеты перед зарубежной.

Однако зарубежные ученые имеют несопоставимое преимущество в получении индустриальными методами экспериментальных обучающих выборок и полунатурной имитации процессов предметной области за счет широкого спектра доступных им интеллектуальных мини-супер-ЭВМ и рабочих станций с быстро модифицируемыми устройствами сопряжения с объектом. В результате можно ожидать, что отечественные нейрокомпьютеры будут выигрывать у зарубежных по скорости сходимости алгоритмов обучения, но проигрывать по уровню адекватности и/или достоверности принимаемых решений.

Отличительная особенность задач обучения нейросетей состоит в том, что их оптимизация базируется на поисковых методах и алгоритмах, которые хорошо поддаются распараллеливанию, как по многомерному аргументу, так и по частным критериям качества. Поэтому зарубежные исследователи имеют более широкие возможности в компенсации низкой скорости сходимости алгоритмов и поиска векторов настройки нейросетей за счет более высокого коэффициента распараллеливания вычислений.

Современные исследования нейроматематики в военной области сконцентрированы на плохо формализуемых задачах эксплуатации и боевого применения ВВТ. Плохо формализуемыми считаются задачи подавления естественных и искусственных помех, учета маскирующего влияния местности и т. п. Для них характерна высокая зависимость законов управления от возмущающих факторов при фиксированных начальных и конечных состояниях объекта управления и "некорректность" системы ограничений на ресурсы управления, что достаточно типично для военной робототехники, систем вооружений, систем "слепого" захода на посадку на подвижное основание и т. д.

Достигнутые к концу прошлого столетия результаты исследований нейрокомпьютерной техники в военной области сведены в табл. 6.1 и 6.2 [84], из которых видно:

Аппаратные платформы нейрокомпьютерных технологий развиваются менее интенсивно по сравнению с нейроматематикой [169], что видно из данных табл. 6.3 [170, 171].

Современные нейрочипы используют достаточно широкий спектр моделей формальных нейронов ( ФН), изготавливаются по субмикронным нормам, и их работа характеризуется достаточно специфической системой параметров, ориентированной на оценку коммутационных возможностей и возможностей взвешенного суммирования входных возбуждений, как по показателям точности, так и по показателям быстродействия (табл. 6.3):

Из данных табл. 6.3 следует:

Технические расчеты [172] показывают, что наибольший уровень функциональной интеграции достигается в сетях на ассоциативных ФН, которые при 0,2 мкм топологических нормах позволяют создать в одном чипе ~10⁴ ФН с числом входов ~10² у каждого. При использовании вертикально интегрированных вентилей и 0,1 мкм технологии можно создать на одном чипе сеть из ~10⁶ ассоциативных ФН с ~10² входов у каждого.

Однако реальный прирост уровня функциональной интеграции ассоциативных ФН по отношению к обычным ФН можно оценить только после сравнения функционального разнообразия, достигаемого в каждой сети. Это можно объяснить следующими причинами:

Из приведенных данных можно заключить:

Такой нейроподобный самообучающийся комплекс должен содержать 3 нейро-ЭВМ, одна из которых является обучаемой, а две другие осуществляют адаптивную генерацию обучающих выборок и оценку адекватности реакции обучаемой нейросети.

6.5. Принципы и методы МКМД-бит-потоковой организации вычислений

МКМД-бит-потоковая вычислительная технология разработана в 80-х годах прошлого столетия по заказу МО СССР для решения задач эксплуатации и боевого применения ВВТ с экстремальными и противоречивыми требованиями по производительности и отказоустойчивости. В частности, время жизни (10 лет) разведывательных и связных комплексов космического базирования уже тогда превосходило более чем на 1 порядок время безотказной работы комплектующих СБИС (10 тыс. часов) в условиях жестких электромагнитных и радиационных космических воздействий. Такое требование кардинальным образом изменило сам подход к построению систем обеспечения живучести БВС, которая должна парировать в темпе близком к реальному времени множественные отказы аппаратуры, так как доминирующие до сих пор схемы многократного мажоритарного резервирования способны парировать только одиночные отказы аппаратуры.

МКМД-бит-потоковая вычислительная технология базируется на следующих принципах и методах [138]:

Весь (сверх)большой коллектив (10³-10⁵) бит-процессоров работает синхронно.

Из приведенных данных следует, что в МКМД-бит-потоковых вычислительных технологиях:

Соотношение (6.1) говорит о том, что системные временные издержки инициализации МКМД-бит-потоковых (суб)процессоров должны быть пренебрежимо малыми по сравнению со временем их использования, и достигается оно за счет:

а также выбора параметров потоков данных $$(n, N)$$ и количества циклов $$r $$ их "непрерывной" обработки.

Из приведенных данных видно: принципы и методы МКМД-бит-потоковой организации вычислений инвариантны аналоговой и цифровой формам представления обрабатываемых данных. Это позволяет рассматривать их и как прототип организации вычислений в реальных нейронных ансамблях, и как детерминированный вариант нанометровых или супра-молекулярных вычислительных технологий.

Первое положение подтверждается тем, что в реальных нейросетях на равных используется как дискретная "спайковая" активность, так и непрерывная электроэнцефалографическая активность и вызванные потенциалы.

Второе положение подтверждается тем, что в нанометровых и супрамолекулярных вычислительных технологиях в качестве "рабочего тела" выступают квантовые (суб)системы, которые имеют двойственную природу и могут вести себя в пространстве и во времени и как непрерывные (аналоговые), и как дискретные (цифровые) с дискретными или непрерывными спектрами поглощения и излучения, а в общем случае - перераспределения энергии в системе. Поэтому в нанометровых или супрамолекулярных вычислительных технологиях используемые физико-технические процессы станут определять спектр допустимых архитектур, где:

6.6. Факторы, ограничивающие коэффициент распараллеливания вычислений

Условия эксплуатации технотронных комплексов космического базирования, ориентированных на решение глобальных задач телекоммуникаций и связи, разведки полезных ископаемых, мониторинга земной и водной поверхности для нужд экологии, сельского хозяйства, добычи рыбы и т. д., таковы, что к их вычислительным системам предъявляется наиболее полный и противоречивый перечень требований. В результате, который качество бортовых вычислительных систем (БВС) оценивается наиболее комплексным показателем [173]:

который учитывает:

Эффективная производительность однородных параллельных БВС определяется:

где:

Как показывает опыт, с ростом коэффициента распараллеливания вычислений возрастают и системные аппаратно-временные издержки, которые в основном связаны с динамическим управлением вычислительными ресурсами и связанными с этим простоями аппаратуры. В случае БВС аэрокосмического базирования $$\gamma$$ (10²-10³), так как они решают задачи с экстремальными требованиями по производительности и пропускной способности по потокам данных, которые на 2-3 порядка превосходят предоставляемые. В частности, для проведения разведки подвижных наземных группировок средствами космического базирования требуется производительность порядка 10¹⁵ операций/с, что на 3 порядка превышает производительность существующих наземных супер-ЭВМ.

Чтобы упростить процедуру оценки "сложности" алгоритмов решения задачи и вытекающей из этого потребной производительности обычно используют зависимость количества операций от размеров циклически обрабатываемых потоков данных в задачах-прототипах, которые разбиваются на несколько групп [70].

К группе задач типа $$O(N) $$ в цифровой обработке сигналов и изображений относят те задачи, у которых количество операций линейно зависит от количества циклически обрабатываемых операндов $$N$$. Типичный представитель - это скалярное произведение двух векторов

К группе задач типа $$O(N^{2}) $$ относят те задачи, у которых количество операций квадратично зависит от количества циклически обрабатываемых операндов $$N$$. Типичный представитель - это сортировка методом "пузырька", в которой количество сравнений и транспозиций не может превышать значения $$N*(N+1)/2$$.

К группе задач типа $$O(N^{3})$$ относят те задачи, у которых количество операций кубически зависит от количества циклически обрабатываемых операндов $$N$$. Типичный представитель - это умножение матриц, в котором количество операций умножения равно $$N^{3}$$, а сложений - $$N^{2}*(N+1)$$.

Подавляющее большинство задач разведки подвижных наземных группировок аэрокосмическими средствами относится к группе $$O(N)$$, где $$N \approx (2^{6}-2^{8})$$ пикселей, которое расходуется на графическое представление эталонного описания объекта разведки.

Из сказанного видно, что в БВС активно решаются задачи, требующие (сверх)высоких коэффициентов распараллеливания вычислений как по потокам команд, так и по потокам данных. Отсюда и вытекает задача эффективного управления ходом вычислительного процесса, так как с ростом коэффициента распараллеливания вычислений $$\gamma$$ резко возрастают системные аппаратно-временные издержки на управление в реальном времени ходом вычислительного процесса, что приводит к резкому падению коэффициента $$\beta$$ в (6.3).

Объясняется это тем, что вычислительный процесс представляет собой взаимодействие двух, вообще говоря, неразличимых потоков, один из которых принято называть потоком инструкций, а другой - потоком данных. Последовательный характер алгоритмов решения задач вынуждает поочередно предоставлять аппаратный ресурс инициализированным инструкциям программы. В результате в любой (Б)ВС сосуществуют два взаимосвязанных процесса, один из которых является собственно вычислительным,а второй представляет собой процесс перечисления исполняемых потоков инструкций и преобразуемых ими потоков данных. Первый из этих потоков является упорядоченным только частично, так как в нем присутствуют операторы условных переходов, изменяющие порядок перечисления (инициализации) инструкций в зависимости от содержимого обрабатываемых или промежуточных данных.

В системах реального времени операнды многомерного потока данных обычно упорядочены хронологически,их содержимое изменяется случайным образом, асинхронно по каждому измерению (измеряемой и контролируемой физической величине) и плохо прогнозируется. В результате предельную физическую производительность удается достичь только на линейных участках программы,где отсутствуют операторы условных переходов и где адрес последующей (инициализируемой) команды вычисляется постоянным смешением по отношению к адресу предыдущей (исполняемой) команды. С появлением операторов условных переходов в многомерных адресных потоках команд,а вслед за ними и в многомерных адресных потоках данных возникают "вихри", обработка которых и приводит к аппаратно-временным издержкам на управление ходом вычислительного процесса в (сверх)многопроцессорных (Б)ВС.

Рост времени наработки на один отказ ( $$T_{0}$$ ) одновременно увеличивает как числитель, так и знаменатель показателя качества (6.2) работы БВС, так как с увеличением коэффициента распараллеливания вычислений снижается надежность всей БВС, что приводит к росту аппаратно-временных затрат на резервирование, а значит, и к росту массо-габаритов ( $$G$$ ) и потребляемой мощности ( $$W$$ ). Такое нелинейное влияние надежности работы отдельного процессора на показатель качества работы всей (сверх)многопроцессорной БВС имеет следующие последствия:

Объемы используемой памяти ( $$Q$$ ) также двойственно влияют на комплексный показатель качества (6.2) БВС. С одной стороны, увеличение объема ОЗУ повышает пропускную способность всей БВС как по многомерным потокам команд, так и по многомерным потокам данных, а с другой стороны, современные, особенно многопортовые ОЗУ являются основными источниками повышения потребляемой мощности и снижения надежности работы всей БВС.

В (сверх)многопроцессорных БВС особое место занимает разрядность параллельной арифметики ( $$n$$ ), которая, с одной стороны, увеличивает коэффициент распараллеливания вычислений на микропрограммном уровне управления ходом вычислительного процесса, а с другой стороны, снижает помехозащищенность параллельных шин передачи данных, особенно в гигагерцовой области и выше.

При этом следует иметь в виду тот факт, что с ростом коэффициента распараллеливания вычислений на микропрограммном или ассемблерном уровне организации вычислений возрастает количество операций межпроцессорной пересылки данных, что приводит к росту операций округления данных и падению вычислительной устойчивости программно-аппаратного комплекса.

Программно-аппаратный комплекс считается вычислительно устойчивым, если погрешность вычислений в нем не превышает погрешность представления исходных данных, то есть если проведенные вычисления выполняются с абсолютной точностью и поэтому не вносят дополнительной погрешности в результат.

Оценить возрастание погрешности вычислений проще всего на различных моделях схем суммирования с накоплением $$N $$ операндов (рис. 6.5).

В схеме рис. 6.5-а вся сумма

сначала накапливается в регистре-аккумуляторе ( АКК ) и только после этого передается в ОЗУ, то есть в ходе вычислений осуществляется только одна пересылка результата. При этом следует иметь в виду, что разрядность аккумулятора ( n = 84-128) в несколько раз превосходит разряд-ность шин данных ( $$n_{d} = 32-64$$ ). Поэтому при выполнении операций пересылки данных типа Х(ОЗУ):= АКК происходит округление накопленных данных. В схеме рис. 6.5-а такое округление выполняется всего один раз, а в схеме рис. 6.5-б - 3 раза, так как появляются две

дополнительные операции межпроцессорной пересылки накопленных частных сумм

$$S^1=\sum_{i=1}^{N/2}{X^i}$$ и $$S^1=\sum_{i=1}^{N/2}{X^i}$$, ( $$S = S^1 + S^2$$ )

Очевидно, что с ростом коэффициента распараллеливания вычислений $$\gamma$$ количество пересылок результатов промежуточных вычислений возрастает в $$2^{\gamma} -1$$ раз.

Второй наиболее интенсивный источник округления, а значит, и ошибок вычислений - это операция денормализации меньшего слагаемого в арифметике плавающей запятой, которая вносит дополнительную погрешность, если разность порядков суммируемых операндов превосходит разрядность регистра-аккумулятора.

Типичное влияние двух этих источников на точность вычислений суммы чисел с одинарной и двойной точностью показано соответственно на рис. 6.6 и 6.7, из которых видно:

Здесь за наиболее точный (почти "эталонный") результат принято значение $$S$$, вычисленное в "однопроцессорном" варианте с двойной точностью и после упорядочения по возрастанию псевдослучайной последовательности $$\{X ^{i}\}$$, где $$i $$ изменяется от 1 до $$N = 5000$$, а коэффициент распараллеливания вычислений - от 1 до 200.

Абсолютные погрешности суммирования основную опасность представляют в операторах условных переходов, где условие $$S > H $$ становится нестабильным и может сработать по-разному для одной и той же последовательности входных данных, но упорядоченной разным образом или вычисленной с разным коэффициентом распараллеливания.

На основе приведенных данных можно заключить:

Системотехнические выводы по лекции 6