Запоминающие устройства

Построение ЗУ с заданной организацией

В современных ЭВМ минимальной адресуемой единицей памяти является, как правило, 1 байт. В связи с этим обмен с памятью организуется блоками, кратными этой величине: байтами, словами, двойными словами, учетверенными словами, в зависимости от выполняемой процессором команды и разрядности внешней шины данных. Такой обмен проходит под управлением специальных сигналов, поступающих по системной шине. Преобразование информации из формата ее представления на шине данных в формат, учитывающий организацию конкретных схем памяти, осуществляется специальными интерфейсными схемами. Большие интегральные схемы (БИС), на которых строятся модули памяти, являются изделиями электронной промышленности и могут иметь различную организацию. Разработчики средств вычислительной техники должны учитывать имеющуюся у них номенклатуру БИС памяти, чтобы построить запоминающее устройство необходимой емкости и организации. Для этой цели может проводиться объединение нескольких БИС либо с целью увеличения количества слов в модуле памяти, либо для наращивания разрядности каждого слова, либо с той и другой целью одновременно.

Рассмотрим варианты построения блока памяти необходимой организации при наличии заданных БИС памяти.

1. Построить ОЗУ с организацией 8К*8 разрядов на БИС с организацией 1К*8 разрядов (рис.5.3).
   

   
   Рис. 5.3. Условно-графические обозначения запоминающих устройств с различной организацией:а - 1К*8 разрядов; б - 8К*8 разрядов

   В данном случае требуется построить модуль памяти, имеющий большее число слов, чем в составляющих его БИС. Модуль памяти будет состоять из восьми БИС. Для обращения к модулю памяти используется 13-разрядный адрес ( А12 А0 ), поступающий по шине адреса (ША). Три старших разряда ( А12-А10 ) определяют ту схему, которая в данный момент включается в работу, а каждая ячейка внутри любой БИС определяется 10-ю младшими разрядами адреса ( А9-А0 ) (рис. 5.4).

   

   
   Рис. 5.4. Организация модуля памяти

   При единичном значении сигнала на входе выбора кристалла БИС ( CS=1 ) выходные разряды данных находятся в третьем состоянии, то есть как бы отключены от шины ( DO=Z ).Таким образом, при любом значении кода на шине адреса всегда в работе находится одна и только одна из восьми БИС (рис. 5.5).

   

   
   Рис. 5.5. Запоминающее устройство объемом 8К*8 разрядов на БИС с организацией 1К*8 разрядов

   В реальных микросхемах шины данных записи и чтения ( DI и DO ) обычно представляют собой общую двунаправленную шину.

   Сигналы на шине управления означают: MW - сигнал записи в память, MR - сигнал чтения из памяти.
2. Построить ОЗУ с организацией 1К*8 разрядов на БИС с организацией 1К*1 разряд (рис.5.6).
   

   
   Рис. 5.6. Условно-графическое обозначение БИС с организацией 1К*1 разряд

   В данном случае требуется увеличить разрядность слова памяти. Так как все разряды одного слова должны записываться и считываться одновременно, то все БИС должны работать параллельно. Модуль памяти будет состоять из восьми БИС (рис. 5.7). Если разрабатываемый блок является частью модуля памяти, имеющего объем больше, чем 1К слов (например, 8К), то необходим специальный дешифратор, который будет дешифрировать старшие разряды адреса аналогично тому, как показано на рис. 5.5 и включать в работу данный блок.

   

   
   Рис. 5.7. Запоминающее устройство объемом 1К*8 разрядов на БИС с организацией 1К*1 разряд