Национальный исследовательский ядерный университет «МИФИ»
Опубликован: 25.07.2003 | Доступ: свободный | Студентов: 9648 / 2103 | Оценка: 4.44 / 4.22 | Длительность: 18:11:00
ISBN: 978-5-9556-0082-6
Специальности: Разработчик аппаратуры
Лекция 9:

Аппаратные средства микроконтроллеров серии PIC

< Лекция 8 || Лекция 9: 12345 || Лекция 10 >

5.2.7. Счетчик команд

Счетчик команд PCL и PCLATH имеет разрядность 13 бит. Младший байт счетчика ( PCL ) доступен для чтения и записи и находится в регистре   02h. Старший байт счетчика команд не может быть напрямую записан или считан и берется из регистра   PCLATH (PC latch high), адрес которого 0Ah. Содержимое PCLATH передается в старший байт счетчика команд, когда он загружается новым значением.

В зависимости от того, загружается ли в счетчик команд новое значение во время выполнения команд CALL, GOTO, или в младший байт счетчика команд ( PCL ) производится запись, – старшие биты счетчика команд загружаются из PCLATH разными способами, как показано на рис. 5.6.

Загрузка старших бит счетчика команд.

Рис. 5.6. Загрузка старших бит счетчика команд.

Команды CALL и GOTO оперируют 11-разрядным адресным диапазоном, достаточным для смещения в пределах страницы программной памяти объемом 2К слов. Для МК подгруппы PIC16F8X этого хватает. С целью обеспечения возможности расширения памяти команд для будущих моделей МК предусмотрена загрузка двух старших бит счетчика команд из регистра   PCLATH<4:3>. При использовании команд CALL и GOTO пользователь должен убедиться в том, что эти страничные биты запрограммированы для выхода на нужную страницу. При выполнении команды CALL или выполнении прерывания весь 13-битный счетчик команд помещается в стек, поэтому для возвращения из подпрограммы не нужны манипуляции с разрядами PCLATH<4:3>.

Микроконтроллеры подгруппы PIC16F8X игнорируют значения бит PCLATH<4:3>, которые используются для обращения к страницам 1, 2 и 3 программной памяти. Однако применять биты PCLATH<4:3> в качестве ячеек памяти общего назначения не рекомендуется, так как это может повлиять на совместимость с будущими поколениями изделий.

Возможность выполнять арифметические операции непосредственно над счетчиком команд позволяет очень быстро и эффективно осуществлять табличные преобразования в PIC -контроллерах.

Микроконтроллеры подгруппы PIC16F8X имеют восьмиуровневый аппаратный стек шириной 13 бит (см. рис. 5.4). Область стека не принадлежит ни к программной области, ни к области данных, а указатель стека пользователю недоступен. Текущее значение счетчика команд посылается в стек, когда выполняется команда CALL или производится обработка прерывания. При выполнении процедуры возврата из подпрограммы (команды RETLW, RETFIE или RETURN ) содержимое счетчика команд восстанавливается из стека. Регистр   PCLATH при операциях со стеком не изменяется.

Стек работает как циклический буфер. Следовательно, после того как стек был загружен 8 раз, девятая загрузка перепишет значение первой. Десятая загрузка перепишет вторую и т.д. Если стек был выгружен 9 раз, счетчик команд становится таким же, как после первой выгрузки.

Признаков положения стека в контроллере не предусмотрено, поэтому пользователь должен самостоятельно следить за уровнем вложения подпрограмм.

5.2.8. Прямая и косвенная адресации

Когда производится прямая 9-битная адресация, младшие 7 бит берутся как прямой адрес из кода операции, а два бита указателя страниц ( RP1, RP0 ) из регистра статуса, как показано на рис. 5.7.

Методы адресации данных.

Рис. 5.7. Методы адресации данных.

Признаком косвенной адресации является обращение к регистру   INDF. Любая команда, которая использует INDF (адрес 00h ) в качестве регистра фактически обращается к указателю, который хранится в FSR (адрес 04h ). Чтение косвенным образом самого регистра   INDF даст результат 00h. Запись в регистр   INDF косвенным образом будет выглядеть как NOP, но биты статуса могут быть изменены. Необходимый 9-битный адрес формируется объединением содержимого 8-битного FSR   регистра и бита IRP из регистра статуса (см. рис. 5.7).

Обратите внимание, что некоторые регистры специальных функций располагаются в банке 1. Чтобы адресоваться к ним, нужно дополнительно установить в единицу бит RP0 в регистре статуса.

5.2.9. Порты ввода/вывода

Контроллеры подгруппы PIC16F8X имеют два порта: PORTA (5 бит) и PORTB (8 бит) с побитовой индивидуальной настройкой на ввод или на вывод.

Порт   A ( PORTA ) представляет собой 5-битовый фиксатор, соответствующий выводам контроллера RA<4:0>. Линия RA4 имеет вход триггера Шмитта и выход с открытым стоком. Все остальные линии порта имеют ТТЛ входные уровни и КМОП выходные буферы. Адрес регистра порта   А05h.

Каждой линии порта поставлен в соответствие бит направления передачи данных, который хранится в управляющем регистре   TRISA, расположенном по адресу 85h. Если бит управляющего TRISA   регистра имеет значение 1, то соответствующая линия будет устанавливаться на ввод. Ноль переключает линию на вывод и одновременно выводит на нее содержимое соответствующего регистра -фиксатора порта. При включении питания все линии порта по умолчанию настроены на ввод.

На рис. 5.8 дана схема линий RA<3:0>   порта   A.

Схема линий RA <3:0 порта А. Выводы порта имеют защитные диоды к Vdd и Vss

Рис. 5.8. Схема линий RA <3:0 порта А. Выводы порта имеют защитные диоды к Vdd и Vss

Операция чтения порта   А считывает состояние выводов порта, в то время как запись в него изменяет состояние триггеров порта. Все операции с портом являются операциями типа "чтение-модификация-запись". Поэтому запись в порт предполагает, что состояние выводов порта вначале считывается, затем модифицируется и записывается в триггер-фиксатор. Вывод RA4 мультиплексирован с тактовым входом таймера   TMR0. Схема линии RA4   порта   А приведена на рис. 5.9.

Порт   В ( PORTB ) – это двунаправленный 8-битовый порт, соответствующий выводам RB<7:0> контроллера и расположенный по адресу 06h. Относящийся к порту В управляющий регистр   TRISB расположен на первой странице регистров по адресу 86h. Если бит управляющего TRISB   регистра имеет значение 1, то соответствующая линия будет устанавливаться на ввод. Ноль переключает линию на вывод и одновременно выводит на нее содержимое соответствующего регистра защелки. При включении питания все линии порта по умолчанию настроены на ввод.

Схема линии RA4 порта А. Вывод порта имеет защитный диод только к Vss.

Рис. 5.9. Схема линии RA4 порта А. Вывод порта имеет защитный диод только к Vss.

У каждой ножки порта   В имеется небольшая активная нагрузка (около 100мкА) на линию питания (pull-up). Она автоматически отключается, если эта ножка запрограммирована как вывод. Более того, управляющий бит /RBPU   регистра   OPTION<7> может отключить (при RBPU=1 ) все нагрузки. Сброс при включении питания также отключает все нагрузки.

Четыре линии порта   В ( RB<7:4> ) могут вызвать прерывание при изменении значения сигнала на любой из них. Если эти линии настроены на ввод, то они опрашиваются и защелкиваются в цикле чтения Q1. Новая величина входного сигнала сравнивается со старой в каждом командном цикле. При несовпадении значения сигнала на ножке и в фиксаторе генерируется высокий уровень. Выходы детекторов "несовпадений" RB4, RB5, RB6, RB7 объединяются по ИЛИ и генерируют прерывание   RBIF (запоминаемое в регистре   INTCON<0> ). Любая линия, настроенная как вывод, в этом сравнении не участвует. Прерывание может вывести кристалл из режима SLEEP. В подпрограмме обработки прерывания следует сбросить запрос прерывания одним из следующих способов:

  • прочитать (или записать в) порт   В. Это завершит состояние сравнения;
  • обнулить бит RBIF   регистра   INTCON<0>.

При этом необходимо иметь в виду, что условие "несовпадения" будет продолжать устанавливать признак RBIF. Только чтение порта   В может устранить "несовпадение" и позволит обнулить бит RBIF.

Прерывание по несовпадению и программно устанавливаемые внутренние активные нагрузки на этих четырех линиях могут обеспечить простой интерфейс, например, с клавиатурой, с выходом из режима SLEEP по нажатию клавиш.

Схемы линий порта   B приведены на рис. 5.10 и 5.11.

Схема линий RB <7:4 порта B. Выводы порта имеют защитные диоды к Vdd и Vss.

Рис. 5.10. Схема линий RB <7:4 порта B. Выводы порта имеют защитные диоды к Vdd и Vss.
Схема линий RB <3:0 порта B. Выводы порта имеют защитные диоды к Vdd и Vss

Рис. 5.11. Схема линий RB <3:0 порта B. Выводы порта имеют защитные диоды к Vdd и Vss

При организации двунаправленных портов необходимо учитывать особенности организации ввода/вывода данных МК. Любая команда, которая осуществляет запись, выполняет ее внутри как "чтение-модификация-запись". Например, команды BCF и BSF считывают порт целиком, модифицируют один бит и выводят результат обратно. Здесь необходима осторожность. В частности, команда BSF PORTB, 5 (установить в единицу бит 5 порта   B ) сначала считывает все реальные значения сигналов, присутствующие в данный момент на выводах порта. Затем выполняются действия над битом 5, и новое значение байта целиком записывается в выходные фиксаторы. Если другой бит регистра   PORTB используется в качестве двунаправленного ввода/вывода (скажем, бит 0), и в данный момент он определен как входной, то входной сигнал на этом выводе будет считан и записан обратно в выходной триггер-фиксатор этого же вывода, стирая предыдущее состояние. До тех пор, пока эта ножка остается в режиме ввода, никаких проблем не возникает. Однако если позднее линия 0 переключится в режим вывода, ее состояние будет неопределенным.

На ножку, работающую в режиме вывода, не должны нагружаться внешние источники токов ("монтажное И", "монтажное ИЛИ"). Большие результирующие токи могут повредить кристалл.

Необходимо выдерживать определенную последовательность обращения к портам ввода/вывода. Запись в порт вывода происходит в конце командного цикла. Но при чтении данные должны быть стабильны в начале командного цикла. Будьте внимательны в операциях чтения, следующих сразу за записью в тот же порт. Здесь надо учитывать инерционность установления напряжения на выводах. Может потребоваться программная задержка, чтобы напряжение на ножке (которое зависит от нагрузки) успело стабилизироваться до начала исполнения следующей команды чтения.

< Лекция 8 || Лекция 9: 12345 || Лекция 10 >
Татьяна Фёдорова
Татьяна Фёдорова
Виктор Радкевич
Виктор Радкевич

Ответил на все тесты и сдал экзамен по курсу "Основы микропроцессорной техники". Результаты на сайе в зачетке не отображаются. Синхронизацию выполнял. 

Алексей Борисоглебский
Алексей Борисоглебский
Россия
Михаил Григорьев
Михаил Григорьев
Россия, Г Чебоксары