Счетными схемами, лежащими в основе построения арифметических устройств ЭВМ, являются счетчики и сумматоры. Любые, даже самые сложные, вычислительные схемы представляют собой комбинацию счетчиков различных разновидностей и сумматоров, реализующих вычисления, как правило, в дополнительном коде (подробно кодирование информации в двоичном коде и соответствующая арифметика представлены в лекции 17).
Счетчиком называют функциональный узел, предназначенный для счета сигналов [1, c. 252].
По мере поступления входных сигналов счетчик последовательно перебирает свои состояния в определенном для данной схемы порядке. В частности, двоичные счетчики, рассматриваемые в настоящем пособии, перебирают последовательность двоичных кодов. В том случае, если последовательность выдается с возрастанием кода, счетчик называется суммирующим, если код уменьшается с приходом каждого счетного сигнала, то счетчик называется вычитающим. Если в счетчике предусмотрено переключение из суммирующего режима в вычитающий и обратно, он называется реверсивным. Количество схем счетчиков огромно [1, 2, 3]. Их изучение является отдельной, обширной темой, и задачей данного курса не является.
Простейший синхронный суммирующий счетчик можно построить на счетных, или Т -триггерах (от англ . toggle - кувыркаться). Счетным Т -триггером называют так называемый JK -триггер, который работает в счетном режиме, когда на J- и K -входы постоянно подана логическая 1. JK -триггер представляет собой соединение двух однотактных D -триггеров-защелок (рис. 9.1.а), на С -входы которых поступают противоположные уровни сигналов.
При подаче $$J=1$$ и $$К=1$$ на выходе нижнего элемента И будет постоянный логический 0, поскольку $$\overline{K}=0$$. А состояние верхнего элемента И будет определяться состоянием выхода $$\overline{Q}$$ всей схемы. Если в предыдущий момент времени $$Q=0$$, а $$\overline{Q}=1$$ то на выходе элемента И-ИЛИ будет логическая $$1$$. При $$С=1$$ она записывается в первый D -триггер, а при отрицательном фронте на $$С=1/0$$ - во второй D -триггер и выдается на выход $$Q$$ всей схемы: формируется передний фронт импульса $$Q=0/1$$. При $$Q=1$$ на
(рис 9.1) JK-триггер: а - функциональная схема; б - временная диаграмма работы; в - УГО JK-триггера; г - УГО счетного Т-триггераТаким образом, в счетном режиме частота входных сигналов уменьшается в два раза. Факт переключения триггера в противоположное состояние при прохождении
При последовательном соединении нескольких счетных Т-триггеров получаем схему простейшего синхронного счетчика (рис. 9.2,а). При этом выход самого последнего триггера будет являться самым старшим разрядом двоичного кода на выходе счетчика, выход самого первого триггера - младшим разрядом в соответствии с временной диаграммой, представленной на рис. 66,б. Данной схеме соответствует УГО на рис. 9.2.б. Как правило, у счетчиков предусматриваются вход $$R$$ для принудительного сброса в нулевое состояние (когда все триггеры схемы сброшены в $$0$$ ) и выход переноса $$CR$$, устанавливаемый в 1 в том случае, когда прошла вся последовательность импульсов (рис. 9.2,в). Для схемы 3-разрядного счетчика, представленной на рис. 9.2, это коды от 000_{2} до 111_{2}.
(рис 9.2) Суммирующий двоичный счетчик: а - функциональная схема; б - временная диаграмма работы; в - УГОВыход переноса может быть использован для последовательного соединения нескольких счетчиков с целью повышения разрядности подсчитываемого числа. Такие схемы называются схемами с последовательным переносом. Существуют также и более сложные схемы с параллельным переносом [1, c. 257-262].
Сумматором называют функциональный узел, выполняющий сложение одно- или многоразрядных двоичных чисел в соответствии с правилами двоичного сложения.
Подробно вопросы двоичной арифметики освещены в лекции 17. Правила двоичного сложения можно представить в виде таблицы истинности будущей логической схемы (табл. 9.1) двоичного сумматора и построить эту схему по принципам, изложенным в лекции 3.
| Входной перенос из младшего по (отношению к текущему) разряда $$P_{i-1}$$ | Текущий разряд первого слагаемого $$a_{i}$$ | Текущий разряд второго слагаемого $$b_{i}$$ | Текущий разряд суммы $$S_{i}$$ | Выходной перенос из текущего разряда суммы $$P_{i}$$ |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Для текущего разряда суммы $$S_{i}$$ логическое выражение имеет вид:
$$S_i = \overline{P_{i-1}}\cdot \overline{a_i}\cdot b_i + P_{i-1}\cdot a_i \cdot \overline{b_i } + P_{i-1}\cdot a_i \cdot b_i$$причем согласно карте Карно, представленной на рис. 9.3,а, данное выражение не минимизируется. Для выходного переноса $$P_{i}$$ минимизация возможна, поэтому логическое выражение согласно рис. 9.3,б, получается следующим:
$$S_i = P_{i-1}\cdot b_i + a_i \cdot b_i + P_{i-1}\cdot a_i$$
(рис 9.3) Карты Карно для одноразрядного сумматора: а - для текущего разряда суммы; б - для текущего разряда выходного переносаСхема одноразрядного сумматора и его УГО представлены на рис. 9.4.
(рис 9.4) Одноразрядный сумматор: а - функциональная схема; б - УГО 
(рис 9.5) Четырехразрядный сумматор: а - функциональная схема; б - УГОДля сложения многоразрядных двоичных чисел необходимо последовательно соединить нужное количество сумматоров так, как показано на рис. 9.5. Здесь $$а_{8}а_{4}а_{2}а_{1}$$ и $$b_{8}b_{4}b_{2}b_{1}$$ - 4-разрядные слагаемые, $$S_{8}S_{4}S_{2}S_{1}$$ - 4-разрядная сумма.
Рассмотрим пример включения счётчиков и сумматоров в схемы. Необходимо заполнить таблицу состояний схемы (рис. 9.6), включающей счетчики и сумматор, в соответствии с заданной последовательностью входных сигналов: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12.
(рис 9.6) Пример схемы с включением счётчиков и сумматоровАнализ данной схемы показывает, что:
Согласно варианту начальное значение на выходах СТ 1 равно $$1_{10}=001_{2}$$, а на выходах СТ 2 оно равно $$7_{10}=111_{2}$$. Эти значения поменяются на $$0_{10}=000_{2}$$ при подаче $$R=1$$ или на значение на 1 большее при подаче $$С=1$$. Входной перенос $$P_{i-1}=0$$, так как этот вход сумматора заземлен в данной схеме. Заполнение таблицы состояний для рассматриваемого примера дано в табл. 9.2.
| Входной код | Состояние выводов | Особенности режима работы схемы | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Дес. | Двоичный | счетчика СТ 1 | счетчика СТ 2 | сумматора | |||||||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$R$$ | $$C$$ | $$Q_{4}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$R$$ | $$C$$ | $$Q_{4}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$P_{i-1}$$ | $$P_{i}$$ | $$S_{4}$$ | $$S_{2}$$ | $$S_{1}$$ | |||
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | Сброс счетчика СТ 1 | |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | ||
| 2 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Сброс СТ 1 и СТ 2 | |
| 3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 5 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 6 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | Счет | |
| 7 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | Счет | |
| 8 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | Сброс счетчика СТ 1 | |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | ||
| 10 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | ||
| 11 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | Счет | |
| 12 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | ||
Рассмотрим еще одну схему, включающую в себя дешифраторы и счетчики (рис. 9.7). Необходимо заполнить таблицу состояний схемы в соответствии с заданной последовательностью входных сигналов:, 2, 3, 7, 6, 5, 1, 0, 6, 5, 4.
(рис 9.7) Пример схемы с дешифратором и счётчикомСогласно входы дешифратора DC включены следующим образом: вход "4" соединен с входным сигналом " с ", "2" - со входом " b ", "1" - со входом " а ". Управляющие входы $$R $$ и $$С$$ счетчика C подключены к выходам логических элементов ИЛИ-1 и ИЛИ-2 соответственно. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0" и "1" дешифратора DC. На входы элемента ИЛИ-2 - сигналы с выходов "2", "5", "6" и "7" дешифратора DC.
Перед заполнением таблицы состояний необходимо проанализировать работу схемы. Переключение счетчика СТ будет происходить в том случае, когда на одном из выходов ("2", "5", "6" или "7") дешифратора DC будет логическая $$1$$. Рассмотрим подробнее каждый случай.
На выходе "2" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$010_{2}$$, который получается при $$abc=010_{2}= 2_{10}$$.
На выходе "5" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$101_{2}$$, который получается при $$abc=101_{2}= 5_{10}$$.
На выходе "6" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$110_{2}$$, который получается при $$abc=011_{2}= 3_{10}$$.
На выходе "7" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$111_{2}$$, который получается при $$abc=111_{2}= 7_{10}$$.
Сброс счетчика СТ будет происходить в том случае, когда на одном из выходов ("0" или "1") дешифратора DC будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "0" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$000_{2}$$, который получается при $$abc=000_{2}= 0_{10}$$.
На выходе "1" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$001_{2}$$, который получается при $$abc=100_{2}= 4_{10}$$. Таблица состояний схемы представлена в табл. 9.3.
| Входной код | Активный выход дешифратора DC | Состояние входов счетчика CT | Состояние выходов счетчика | Комментарии | |||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| Двоичный | |||||||||||
| Дес. | $$a$$ | $$b$$ | $$c$$ | $$R$$ | $$C$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | ||
| 2 | 0 | 1 | 0 | "2" | 0 | 1 | 1 | 1 | 1 | 1 | Переключение счетчика |
| 3 | 0 | 1 | 1 | "6" | 0 | 1 | 0 | 0 | 0 | 0 | Переключение счетчика |
| 7 | 1 | 1 | 1 | "7" | 0 | 1 | 0 | 0 | 0 | 1 | Переключение счетчика |
| 6 | 1 | 1 | 0 | "3" | 0 | 0 | 0 | 0 | 0 | 1 | Пассивное состояние схемы |
| 5 | 1 | 0 | 1 | "5" | 0 | 1 | 0 | 0 | 1 | 0 | Переключение счетчика |
| 1 | 0 | 0 | 1 | "4" | 0 | 0 | 0 | 0 | 1 | 0 | Пассивное состояние схемы |
| 0 | 0 | 0 | 0 | "0" | 1 | 0 | 0 | 0 | 0 | 0 | Сброс счетчика |
| 6 | 1 | 1 | 0 | "3" | 0 | 0 | 0 | 0 | 0 | 0 | Пассивное состояние схемы |
| 5 | 1 | 0 | 1 | "5" | 0 | 1 | 0 | 0 | 0 | 1 | Переключение счетчика |
| 4 | 1 | 0 | 0 | "1" | 1 | 0 | 0 | 0 | 0 | 0 | Сброс счетчика |
Рассмотрим еще один пример. Необходимо заполнить таблицу состояний 5-входовой схемы (рис. 9.8), включающей дешифраторы и счетчики, в соответствии с заданной последовательностью входных сигналов: 1, 22, 8, 30, 12, 23, 17, 28, 18, 3, 19.
(рис 9.8) Пример схемы с дешифратором и счётчикомВходы дешифратора DC включены следующим образом: вход "8" соединен с входным сигналом " а ", "4" - со входом " b ", "2" - со входом " d ", "1" - со входом " e ". Управляющие входы R и С счетчика CT подключены к выходам логических элементов ИЛИ-1 и ИЛИ-2 соответственно. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0", "3" и "6" дешифратора DC. На входы элемента ИЛИ-2 - сигналы с выходов "4", "9", "10", "11" и "15" дешифратора DC.
Перед заполнением таблицы истинности необходимо проанализировать работу схемы. Сброс счетчика СТ будет происходить в том случае, когда на одном из выходов дешифратора DC ("0", "3" или "6") будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "0" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0000_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de=00\underline{0}00_{2}=0_{10}$$ и $$ab\underline{c}de =00\underline{1}00_{2}=4_{10}$$.
На выходе "3" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0011_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =00\underline{0}11_{2}=3_{10}$$ и $$ab\underline{c}de =00\underline{1}11_{2}=7_{10}$$.
На выходе "6" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода 0110_{2}, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =01\underline{0}10_{2}=10_{10}$$ и $$ab\underline{c}de =01\underline{1}10_{2}=14_{10}$$.
Переключение счетчика СТ будет происходить в том случае, когда на одном из выходов дешифратора DC ("4", "9", "10", "11" или "15") будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "4" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0100_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =01\underline{0}00_{2}=8_{10}$$ и $$ab\underline{c}de =01\underline{1}00_{2}=12_{10}$$.
На выходе "9" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1001_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}01_{2}=17_{10}$$ и $$ab\underline{c}de =10\underline{1}01_{2}=21_{10}$$.
На выходе "10" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1010_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}10_{2}=18_{10}$$ и $$ab\underline{c}de =10\underline{1}10_{2}=22_{10}$$.
На выходе "11" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1011_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}11_{2}=19_{10}$$ и $$ab\underline{c}de =10\underline{1}11_{2}=23_{10}$$.
На выходе "15" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1111_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =11\underline{0}11_{2}=27_{10}$$ и $$ab\underline{c}de =11\underline{1}11_{2}=31_{10}$$.
Таблица состояний схемы представлена в табл. 9.4. При заполнении таблицы нужно учитывать, что у сигнала сброса счетчика приоритет выше, чем у сигнала счета, т.е. при $$C=1$$ и $$R=1$$ происходит сброс счетчика.
| Состояние входов схемы | Активный выход дешифратора DC | Состояние входов счетчика СТ | Состояние выходов счетчика СТ | Комментарии | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Десятичный код | Двоичный код | ||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$e$$ | $$С$$ | $$R$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | |||
| 1 | 0 | 0 | 0 | 0 | 1 | "1" | 0 | 0 | 1 | 1 | 1 | 1 | - |
| 22 | 1 | 0 | 1 | 1 | 0 | "10" | 1 | 0 | 0 | 0 | 0 | 0 | Счет |
| 8 | 0 | 1 | 0 | 0 | 0 | "4" | 1 | 0 | 0 | 0 | 0 | 1 | Счет |
| 30 | 1 | 1 | 1 | 1 | 0 | "14" | 0 | 0 | 0 | 0 | 0 | 1 | - |
| 12 | 0 | 1 | 1 | 0 | 0 | "4" | 1 | 0 | 0 | 0 | 1 | 0 | Счет |
| 23 | 1 | 0 | 1 | 1 | 1 | "11" | 1 | 0 | 0 | 0 | 1 | 1 | Счет |
| 17 | 1 | 0 | 0 | 0 | 1 | "9" | 1 | 0 | 0 | 1 | 0 | 0 | Счет |
| 28 | 1 | 1 | 1 | 0 | 0 | "12" | 0 | 0 | 0 | 1 | 0 | 0 | - |
| 18 | 1 | 0 | 0 | 1 | 0 | "10" | 1 | 0 | 0 | 1 | 0 | 1 | Счет |
| 3 | 0 | 0 | 0 | 1 | 1 | "3" | 0 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 19 | 1 | 0 | 0 | 1 | 1 | "11" | 1 | 0 | 0 | 0 | 0 | 1 | Счет |
В следующем примере рассмотрим 4-входовую схему, включающую мультиплексоры и счетчики (рис. 9.9). Необходимо заполнить таблицу состояний в соответствии с заданной последовательностью входных сигналов: 2, 4, 1, 9, 10, 15, 6, 3, 13, 14.
(рис 9.9) Пример схемы с двумя мультиплексорами и счётчикомАдресные входы мультиплексора MS 1 соединены следующим образом: $$А1$$ - со входом " d ", $$А0$$ - со входом " а ". А адресные входы мультиплексора MS 2 соединены: $$А3$$ - со входом " d ", $$А2$$ - со входом " b ", $$А1$$ - со входом " c ", $$А0$$ - со входом " а ". На информационные входы $$D3 … D0$$ MS 1 подается код $$12_{10}=1100_{2}$$. Поэтому его входы $$D3$$ и $$D2$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической $$1$$. Входы $$D1$$ и D 0 заземлены, т.е. на них постоянно подается сигнал логического 0. На информационные входы D 15 … D 0 мультиплексора MS 2 подается код $$5А33Н=0101\text{ }1010\text{ }0011\text{ }0011_{2}$$. Поэтому его входы $$D14$$, $$D12$$, $$D11$$, $$D9$$, $$D5$$, $$D4$$, $$D1$$ и $$D0$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической 1. А входы $$D15$$, $$D13$$, $$D10$$, $$D8$$, $$D7$$, $$D6$$, $$D3$$ и $$D2$$ заземлены, поэтому на них постоянно подается сигнал логического $$0$$.
В данной схеме переключение счетчика СТ будет происходить в том случае, когда на выходе MS 1 будет логическая $$1$$, т.е. когда он будет передавать информацию со входа $$D2$$ или $$D3$$. Это происходит при наличии на его адресных входах $$А1А0$$ кодов $$10_{2}$$ и $$11_{2}$$. С учетом подключения $$А0$$ к входной линии a, а $$А1$$ - к входной линии d, получим следующее:
Сброс счетчика СТ будет происходить в том случае, когда на выходе MS 2 будет логическая 1, если он будет передавать информацию со входов $$D0$$, $$D1$$, $$D4$$, $$D5$$, $$D9$$, $$D11$$, $$D12$$ или $$D14$$.
При показанном подключении входных сигналов ( $$a $$ - к $$А0$$, $$b$$ - к $$А2$$, $$c$$ - к $$А1$$, $$d$$ - к $$А3$$ ) коммутация $$D0$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0000_{2}$$. Это достигается при $$abcd=0000_{2}=0_{10}$$.
Аналогично, коммутация $$D1$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0001_{2}$$. Это достигается при $$abcd=1000_{2}= 8_{10}$$.
Аналогично, коммутация $$D4$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0100_{2}$$. Это достигается при $$abcd=0100_{2}= 4_{10}$$.
Аналогично, коммутация $$D5$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0101_{2}$$. Это достигается при $$abcd=1100_{2}= 12_{10}$$.
Аналогично, коммутация $$D9$$ к выходу MS2 производится при подаче на $$А3А2А1А0$$ кода $$1001_{2}$$. Это достигается при $$abcd=1001_{2}= 9_{10}$$.
Аналогично, коммутация $$D11$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1011_{2}$$. Это достигается при $$abcd=1011_{2}= 11_{10}$$.
Аналогично, коммутация $$D12$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1100_{2}$$. Это достигается при $$abcd=0101_{2}= 5_{10}$$.
Аналогично, коммутация $$D14$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1110_{2}$$. Это достигается при $$abcd=0111_{2}= 7_{10}$$.
При остальных входных комбинациях на выход мультиплексора MS 2 подключается логический 0 с выходов $$D15$$, $$D13$$, $$D10$$, $$D8$$, $$D7$$, $$D6$$, $$D3$$, $$D2$$.
Таблица состояний схемы приведена в табл. 9.5.
| Код на входах $$abcd$$ | Коммутируемый вход мультиплексора MS 1 | Коммутируемый вход мультиплексора MS 2 | Состояние выводов счетчика СТ | Режим работы счетчика | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Дес. | Двоичный | Входы | Выходы | ||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$С$$ | $$R$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | ||||
| 2 | 0 | 0 | 1 | 0 | $$D0$$ | $$D2$$ | 0 | 0 | 1 | 1 | 1 | 1 | Схема пассивна |
| 4 | 0 | 1 | 0 | 0 | $$D0$$ | $$D4$$ | 0 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 1 | 0 | 0 | 0 | 1 | $$D2$$ | $$D8$$ | 1 | 0 | 0 | 0 | 0 | 1 | Переключение |
| 9 | 1 | 0 | 0 | 1 | $$D3$$ | $$D9$$ | 1 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 10 | 1 | 0 | 1 | 0 | $$D1$$ | $$D3$$ | 0 | 0 | 0 | 0 | 0 | 0 | Схема пассивна |
| 15 | 1 | 1 | 1 | 1 | $$D3$$ | $$D15$$ | 1 | 0 | 0 | 0 | 0 | 1 | Переключение |
| 6 | 0 | 1 | 1 | 0 | $$D0$$ | $$D6$$ | 0 | 0 | 0 | 0 | 0 | 1 | Схема пассивна |
| 3 | 0 | 0 | 1 | 1 | $$D2$$ | $$D10$$ | 1 | 0 | 0 | 0 | 1 | 0 | Переключение |
| 13 | 1 | 1 | 0 | 1 | $$D3$$ | $$D13$$ | 1 | 0 | 0 | 0 | 1 | 1 | Переключение |
| 14 | 1 | 1 | 1 | 0 | $$D1$$ | $$D7$$ | 0 | 0 | 0 | 0 | 1 | 1 | Схема пассивна |
В следующем примере рассматривается 4-входовая схема (рис. 9.10), включающая дешифраторы, мультиплексоры, счетчики и сумматор. Необходимо заполнить таблицу состояний схемы в соответствии с заданной последовательностью входных сигналов: 0, 1, 2, 3, 5, 7, 10, 12, 13, 9.
(рис 9.10) Пример совместной работы ИМС средней степени интеграцииАдресные входы MS соединены следующим образом: $$А1$$ - со входом " d ", $$А0 $$ - со входом " а ". На информационные входы $$D3...D0$$ мультиплексора MS подается код $$14_{10}=1110_{2}$$. Поэтому его входы $$D3$$, $$D2$$ и $$D1$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической 1. А вход $$D0$$ заземлен, т.е. на него постоянно подается сигнал логического 0. Входы DC подключены следующим образом: вход "4" соединен с входным сигналом " а ", "2" - со входом " d ", "1" - со входом " с ". У счетчика CT 1 переключающи й вход С подключен к выходу мультиплексора MS, а вход сброса R - к выходу логического элемента ИЛИ-1. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0" и "2" дешифратора DC. У счетчика CT 2 переключающий вход $$С$$ подключен к выходу логического элемента ИЛИ-2. На входы элемента ИЛИ-2 согласно варианту 1 подаются сигналы с выходов "4", "5" и "6" дешифратора DC. Вход сброса R подключен к выходу элементу И. Элемент И реализует функцию $$a\overline{b}\overline{c}$$. Входы сумматора SM подключены следующим образом. Его вход $$А8$$ заземлен, т. к. согласно варианту на него постоянно подается сигнал логического 0. Вход $$В8$$ и вход входного переноса $$Р_{i-1}$$ соединен с источником питания + 5 В, т. к. на них постоянно подается сигнал логической $$1$$, что отображается в табл. 9.6.
С выходов "4", "2" и "1" счетчика СТ 1 сигналы $$Q4_{1}$$, $$Q2_{1}$$ и $$Q1_{1}$$ согласно варианту поступают на входы сумматора $$А4$$, $$А2$$ и $$А1$$ соответственно. А с выходов "4", "2" и "1" счетчика СТ 2 сигналы $$Q4_{2}$$, $$Q2_{2}$$ и $$Q1_{2}$$ поступают на входы сумматора $$В4$$, $$В2$$ и $$В1$$ соответственно.
В данной схеме счетчик СТ1 переключается в том случае, когда на выходе MS будет логическая 1. Это происходит тогда, когда он будет передавать информацию со своих входов $$D1$$, $$D2$$ или $$D3$$ при наличии на его адресных входах $$А1А0$$ кодов $$01_{2}$$, $$10_{2}$$ или $$11_{2}$$ соответственно. С учетом подключения $$А0$$ к входной линии $$a$$, а $$А1$$ - к входной линии $$d$$, получим следующее:
Сброс счетчика СТ1 будет происходить в том случае, когда на выходе элемента ИЛИ-1 будет логическая 1, т.е. когда на выходах дешифратора "0" или "2" будет активный сигнал, равный логической 1. С учетом подключения входов дешифратора ("4" - к $$а$$, "2" - к $$d$$, "1" - к $$с$$ ) это происходит в тех случаях, когда:
Переключение счетчика СТ2 будет происходить в том случае, когда на выходе элемента ИЛИ-2 будет логическая 1, т.е. когда на выходах дешифратора "4", "5" или "6" будет активный сигнал, равный логической 1. С учетом подключения входов дешифратора ("4" - к $$а$$, "2" - к $$d$$, "1" - к $$с$$ ) это происходит в тех случаях, когда:
Сброс счетчика СТ2 будет происходить в том случае, когда на выходе элемента И будет логическая 1. Этот логический элемент в данной схеме реализует функцию $$a\overline{b}\overline{c}$$. Значение этой функции будет равно $$1$$ при $$a=1$$, $$b=0$$ и $$с=0$$, когда $$abcd=100*_{2}$$, т.е. при подаче двух комбинаций входного кода - $$abcd=100\underline{0}_{2}=8_{10}$$ или $$abcd=100\underline{1}_{2 }=9_{10}$$.
С учетом подключения сумматора SM, он осуществляет вычисления:
$$\begin{array}{rrl} \underline{ \begin{array}{ccccc} _{+}0 Q4 Q2 Q1 \\ _{+}1 Q4 Q2 Q1 \\ 1 \\ \end{array} } \begin{array}{l} \\ \\ \gets \text{ Входной перенос } P_{i-1}\\ \end{array} \\ \text{ Выходной перенос } \to \begin{array}{ccccc} P_{i-1} S8 S4 S2 S1 \\ \end{array} \\ \end{array}$$Например, для первой строки таблицы состояний (таблица 25) нужно произвести вычисления:
$$\begin{array}{rrl} \underline{ \begin{array}{ccccc} _{+}0 0 0 0 \\ _{+}1 0 1 0 \\ 1 \\ \end{array} } \begin{array}{l} \\ \\ \gets \text{ Входной перенос } P_{i-1}\\ \end{array} \\ \text{ Выходной перенос } \to \begin{array}{ccccc} 0 1 0 \\ \end{array} \\ \end{array}$$Аналогично нужно сделать вычисления для остальных строк таблицы. Все результаты приведены в табл. 9.6.
| Код на входах $$abcd$$ | Коммутируемый вход MS | Активный выход DC | Состояние входов | Подключение входов сумматора | Состояние выходов сумматора | Режим работы схемы | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Десятичный | Двоичный | СТ 1 | СТ 2 | $$A8$$ | к СТ 1 | $$B8$$ | к СТ 2 | $$P_{i-1}$$ | |||||||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$C$$ | $$R$$ | $$C$$ | $$R$$ | $$A4$$ | $$A2$$ | $$A1$$ | $$B4$$ | $$B2$$ | $$B1$$ | $$P_{i}$$ | $$S8$$ | $$S4$$ | $$S2$$ | $$S1$$ | |||||||
| 0 | 0 | 0 | 0 | 0 | $$D0$$ | "0" | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 1 | 0 | 0 | 0 | 1 | $$D2$$ | "2" | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 2 | 0 | 0 | 1 | 0 | $$D0$$ | "1" | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Пассивный |
| 3 | 0 | 0 | 1 | 1 | $$D2$$ | "3" | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Счет CT 1 |
| 5 | 0 | 1 | 0 | 1 | $$D2$$ | "2" | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 7 | 0 | 1 | 1 | 1 | $$D2$$ | "3" | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Счет CT 1 |
| 10 | 1 | 0 | 1 | 0 | $$D1$$ | "5" | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | Счет CT 1 и СТ 2 |
| 12 | 1 | 1 | 0 | 0 | $$D1$$ | "4" | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | Счет CT 1 и СТ 2 |
| 13 | 1 | 1 | 0 | 1 | $$D3$$ | "6" | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | Счет CT 1 и СТ 2 |
| 9 | 1 | 0 | 0 | 1 | $$D3$$ | "4" | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | Счет CT 1 и СТ 2 |
Вычитающий счетчик - выдающий последовательность с уменьшением кода.
Двоичная арифметика - совокупность правил для осуществления арифметических операций в двоичном коде.
Двоичный счетчик - схема, генерирующая при подаче на счётный вход последовательность двоичных кодов.
Динамический вход ИМС - управляющий вход, выполняющую свою функцию по фронту сигнала.
Реверсивный счетчик - в котором предусмотрено переключение из суммирующего режима в вычитающий и обратно.
Синхронный счётчик - осуществляет все переключения только при наличии разрешающего синхросигнала.
Статический вход ИМС - управляющий вход, выполняющую свою функцию при подаче определённого уровня сигнала.
Сумматор - функциональный узел комбинаторной логики, выполняющий двоичное сложение одно- или многоразрядных двоичных чисел в соответствии с правилами одноразрядного двоичного сложения.
Суммирующий счетчик - выдающий последовательность с возрастанием кода.
Счетчик - функциональный узел комбинаторной логики, предназначенный для счета сигналов.
ИМС - интегральная микросхема
Счетные схемы - счетчики и сумматоры являются основными комбинаторными узлами при синтезе арифметических устройств ЭВМ. Счётчики представляют собой последовательное соединение триггеров. Сумматоры - это логические схемы, реализующие правила двоичного сложения.
Счетными схемами, лежащими в основе построения арифметических устройств ЭВМ, являются счетчики и сумматоры. Любые, даже самые сложные, вычислительные схемы представляют собой комбинацию счетчиков различных разновидностей и сумматоров, реализующих вычисления, как правило, в дополнительном коде (подробно кодирование информации в двоичном коде и соответствующая арифметика представлены в лекции 17).
Счетчиком называют функциональный узел, предназначенный для счета сигналов [1, c. 252].
По мере поступления входных сигналов счетчик последовательно перебирает свои состояния в определенном для данной схемы порядке. В частности, двоичные счетчики, рассматриваемые в настоящем пособии, перебирают последовательность двоичных кодов. В том случае, если последовательность выдается с возрастанием кода, счетчик называется суммирующим, если код уменьшается с приходом каждого счетного сигнала, то счетчик называется вычитающим. Если в счетчике предусмотрено переключение из суммирующего режима в вычитающий и обратно, он называется реверсивным. Количество схем счетчиков огромно [1, 2, 3]. Их изучение является отдельной, обширной темой, и задачей данного курса не является.
Простейший синхронный суммирующий счетчик можно построить на счетных, или Т -триггерах (от англ . toggle - кувыркаться). Счетным Т -триггером называют так называемый JK -триггер, который работает в счетном режиме, когда на J- и K -входы постоянно подана логическая 1. JK -триггер представляет собой соединение двух однотактных D -триггеров-защелок (рис. 9.1.а), на С -входы которых поступают противоположные уровни сигналов.
При подаче $$J=1$$ и $$К=1$$ на выходе нижнего элемента И будет постоянный логический 0, поскольку $$\overline{K}=0$$. А состояние верхнего элемента И будет определяться состоянием выхода $$\overline{Q}$$ всей схемы. Если в предыдущий момент времени $$Q=0$$, а $$\overline{Q}=1$$ то на выходе элемента И-ИЛИ будет логическая $$1$$. При $$С=1$$ она записывается в первый D -триггер, а при отрицательном фронте на $$С=1/0$$ - во второй D -триггер и выдается на выход $$Q$$ всей схемы: формируется передний фронт импульса $$Q=0/1$$. При $$Q=1$$ на
(рис 9.1) JK-триггер: а - функциональная схема; б - временная диаграмма работы; в - УГО JK-триггера; г - УГО счетного Т-триггераТаким образом, в счетном режиме частота входных сигналов уменьшается в два раза. Факт переключения триггера в противоположное состояние при прохождении
При последовательном соединении нескольких счетных Т-триггеров получаем схему простейшего синхронного счетчика (рис. 9.2,а). При этом выход самого последнего триггера будет являться самым старшим разрядом двоичного кода на выходе счетчика, выход самого первого триггера - младшим разрядом в соответствии с временной диаграммой, представленной на рис. 66,б. Данной схеме соответствует УГО на рис. 9.2.б. Как правило, у счетчиков предусматриваются вход $$R$$ для принудительного сброса в нулевое состояние (когда все триггеры схемы сброшены в $$0$$ ) и выход переноса $$CR$$, устанавливаемый в 1 в том случае, когда прошла вся последовательность импульсов (рис. 9.2,в). Для схемы 3-разрядного счетчика, представленной на рис. 9.2, это коды от 000_{2} до 111_{2}.
(рис 9.2) Суммирующий двоичный счетчик: а - функциональная схема; б - временная диаграмма работы; в - УГОВыход переноса может быть использован для последовательного соединения нескольких счетчиков с целью повышения разрядности подсчитываемого числа. Такие схемы называются схемами с последовательным переносом. Существуют также и более сложные схемы с параллельным переносом [1, c. 257-262].
Сумматором называют функциональный узел, выполняющий сложение одно- или многоразрядных двоичных чисел в соответствии с правилами двоичного сложения.
Подробно вопросы двоичной арифметики освещены в лекции 17. Правила двоичного сложения можно представить в виде таблицы истинности будущей логической схемы (табл. 9.1) двоичного сумматора и построить эту схему по принципам, изложенным в лекции 3.
| Входной перенос из младшего по (отношению к текущему) разряда $$P_{i-1}$$ | Текущий разряд первого слагаемого $$a_{i}$$ | Текущий разряд второго слагаемого $$b_{i}$$ | Текущий разряд суммы $$S_{i}$$ | Выходной перенос из текущего разряда суммы $$P_{i}$$ |
|---|---|---|---|---|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Для текущего разряда суммы $$S_{i}$$ логическое выражение имеет вид:
$$S_i = \overline{P_{i-1}}\cdot \overline{a_i}\cdot b_i + P_{i-1}\cdot a_i \cdot \overline{b_i } + P_{i-1}\cdot a_i \cdot b_i$$причем согласно карте Карно, представленной на рис. 9.3,а, данное выражение не минимизируется. Для выходного переноса $$P_{i}$$ минимизация возможна, поэтому логическое выражение согласно рис. 9.3,б, получается следующим:
$$S_i = P_{i-1}\cdot b_i + a_i \cdot b_i + P_{i-1}\cdot a_i$$(рис 9.3) Карты Карно для одноразрядного сумматора: а - для текущего разряда суммы; б - для текущего разряда выходного переносаСхема одноразрядного сумматора и его УГО представлены на рис. 9.4.
(рис 9.4) Одноразрядный сумматор: а - функциональная схема; б - УГО(рис 9.5) Четырехразрядный сумматор: а - функциональная схема; б - УГОДля сложения многоразрядных двоичных чисел необходимо последовательно соединить нужное количество сумматоров так, как показано на рис. 9.5. Здесь $$а_{8}а_{4}а_{2}а_{1}$$ и $$b_{8}b_{4}b_{2}b_{1}$$ - 4-разрядные слагаемые, $$S_{8}S_{4}S_{2}S_{1}$$ - 4-разрядная сумма.
Рассмотрим пример включения счётчиков и сумматоров в схемы. Необходимо заполнить таблицу состояний схемы (рис. 9.6), включающей счетчики и сумматор, в соответствии с заданной последовательностью входных сигналов: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12.
(рис 9.6) Пример схемы с включением счётчиков и сумматоровАнализ данной схемы показывает, что:
Согласно варианту начальное значение на выходах СТ 1 равно $$1_{10}=001_{2}$$, а на выходах СТ 2 оно равно $$7_{10}=111_{2}$$. Эти значения поменяются на $$0_{10}=000_{2}$$ при подаче $$R=1$$ или на значение на 1 большее при подаче $$С=1$$. Входной перенос $$P_{i-1}=0$$, так как этот вход сумматора заземлен в данной схеме. Заполнение таблицы состояний для рассматриваемого примера дано в табл. 9.2.
| Входной код | Состояние выводов | Особенности режима работы схемы | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Дес. | Двоичный | счетчика СТ 1 | счетчика СТ 2 | сумматора | |||||||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$R$$ | $$C$$ | $$Q_{4}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$R$$ | $$C$$ | $$Q_{4}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$P_{i-1}$$ | $$P_{i}$$ | $$S_{4}$$ | $$S_{2}$$ | $$S_{1}$$ | |||
| 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | Сброс счетчика СТ 1 | |
| 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 1 | ||
| 2 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | Сброс СТ 1 и СТ 2 | |
| 3 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 4 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 5 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
| 6 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | Счет | |
| 7 | 0 | 1 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | Счет | |
| 8 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | Сброс счетчика СТ 1 | |
| 9 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | ||
| 10 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | ||
| 11 | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | Счет | |
| 12 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 0 | 0 | ||
Рассмотрим еще одну схему, включающую в себя дешифраторы и счетчики (рис. 9.7). Необходимо заполнить таблицу состояний схемы в соответствии с заданной последовательностью входных сигналов:, 2, 3, 7, 6, 5, 1, 0, 6, 5, 4.
(рис 9.7) Пример схемы с дешифратором и счётчикомСогласно входы дешифратора DC включены следующим образом: вход "4" соединен с входным сигналом " с ", "2" - со входом " b ", "1" - со входом " а ". Управляющие входы $$R $$ и $$С$$ счетчика C подключены к выходам логических элементов ИЛИ-1 и ИЛИ-2 соответственно. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0" и "1" дешифратора DC. На входы элемента ИЛИ-2 - сигналы с выходов "2", "5", "6" и "7" дешифратора DC.
Перед заполнением таблицы состояний необходимо проанализировать работу схемы. Переключение счетчика СТ будет происходить в том случае, когда на одном из выходов ("2", "5", "6" или "7") дешифратора DC будет логическая $$1$$. Рассмотрим подробнее каждый случай.
На выходе "2" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$010_{2}$$, который получается при $$abc=010_{2}= 2_{10}$$.
На выходе "5" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$101_{2}$$, который получается при $$abc=101_{2}= 5_{10}$$.
На выходе "6" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$110_{2}$$, который получается при $$abc=011_{2}= 3_{10}$$.
На выходе "7" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$111_{2}$$, который получается при $$abc=111_{2}= 7_{10}$$.
Сброс счетчика СТ будет происходить в том случае, когда на одном из выходов ("0" или "1") дешифратора DC будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "0" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$000_{2}$$, который получается при $$abc=000_{2}= 0_{10}$$.
На выходе "1" будет активный сигнал при наличии на его входах "4", "2" и "1" двоичного кода $$001_{2}$$, который получается при $$abc=100_{2}= 4_{10}$$. Таблица состояний схемы представлена в табл. 9.3.
| Входной код | Активный выход дешифратора DC | Состояние входов счетчика CT | Состояние выходов счетчика | Комментарии | |||||||
|---|---|---|---|---|---|---|---|---|---|---|---|
| Двоичный | |||||||||||
| Дес. | $$a$$ | $$b$$ | $$c$$ | $$R$$ | $$C$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | ||
| 2 | 0 | 1 | 0 | "2" | 0 | 1 | 1 | 1 | 1 | 1 | Переключение счетчика |
| 3 | 0 | 1 | 1 | "6" | 0 | 1 | 0 | 0 | 0 | 0 | Переключение счетчика |
| 7 | 1 | 1 | 1 | "7" | 0 | 1 | 0 | 0 | 0 | 1 | Переключение счетчика |
| 6 | 1 | 1 | 0 | "3" | 0 | 0 | 0 | 0 | 0 | 1 | Пассивное состояние схемы |
| 5 | 1 | 0 | 1 | "5" | 0 | 1 | 0 | 0 | 1 | 0 | Переключение счетчика |
| 1 | 0 | 0 | 1 | "4" | 0 | 0 | 0 | 0 | 1 | 0 | Пассивное состояние схемы |
| 0 | 0 | 0 | 0 | "0" | 1 | 0 | 0 | 0 | 0 | 0 | Сброс счетчика |
| 6 | 1 | 1 | 0 | "3" | 0 | 0 | 0 | 0 | 0 | 0 | Пассивное состояние схемы |
| 5 | 1 | 0 | 1 | "5" | 0 | 1 | 0 | 0 | 0 | 1 | Переключение счетчика |
| 4 | 1 | 0 | 0 | "1" | 1 | 0 | 0 | 0 | 0 | 0 | Сброс счетчика |
Рассмотрим еще один пример. Необходимо заполнить таблицу состояний 5-входовой схемы (рис. 9.8), включающей дешифраторы и счетчики, в соответствии с заданной последовательностью входных сигналов: 1, 22, 8, 30, 12, 23, 17, 28, 18, 3, 19.
(рис 9.8) Пример схемы с дешифратором и счётчикомВходы дешифратора DC включены следующим образом: вход "8" соединен с входным сигналом " а ", "4" - со входом " b ", "2" - со входом " d ", "1" - со входом " e ". Управляющие входы R и С счетчика CT подключены к выходам логических элементов ИЛИ-1 и ИЛИ-2 соответственно. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0", "3" и "6" дешифратора DC. На входы элемента ИЛИ-2 - сигналы с выходов "4", "9", "10", "11" и "15" дешифратора DC.
Перед заполнением таблицы истинности необходимо проанализировать работу схемы. Сброс счетчика СТ будет происходить в том случае, когда на одном из выходов дешифратора DC ("0", "3" или "6") будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "0" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0000_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de=00\underline{0}00_{2}=0_{10}$$ и $$ab\underline{c}de =00\underline{1}00_{2}=4_{10}$$.
На выходе "3" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0011_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =00\underline{0}11_{2}=3_{10}$$ и $$ab\underline{c}de =00\underline{1}11_{2}=7_{10}$$.
На выходе "6" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода 0110_{2}, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =01\underline{0}10_{2}=10_{10}$$ и $$ab\underline{c}de =01\underline{1}10_{2}=14_{10}$$.
Переключение счетчика СТ будет происходить в том случае, когда на одном из выходов дешифратора DC ("4", "9", "10", "11" или "15") будет логическая 1. Рассмотрим подробнее каждый случай.
На выходе "4" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$0100_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =01\underline{0}00_{2}=8_{10}$$ и $$ab\underline{c}de =01\underline{1}00_{2}=12_{10}$$.
На выходе "9" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1001_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}01_{2}=17_{10}$$ и $$ab\underline{c}de =10\underline{1}01_{2}=21_{10}$$.
На выходе "10" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1010_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}10_{2}=18_{10}$$ и $$ab\underline{c}de =10\underline{1}10_{2}=22_{10}$$.
На выходе "11" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1011_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =10\underline{0}11_{2}=19_{10}$$ и $$ab\underline{c}de =10\underline{1}11_{2}=23_{10}$$.
На выходе "15" будет активный сигнал при наличии на его входах "8", "4", "2" и "1" двоичного кода $$1111_{2}$$, который получается при наличии двух комбинаций на входе: $$ab\underline{c}de =11\underline{0}11_{2}=27_{10}$$ и $$ab\underline{c}de =11\underline{1}11_{2}=31_{10}$$.
Таблица состояний схемы представлена в табл. 9.4. При заполнении таблицы нужно учитывать, что у сигнала сброса счетчика приоритет выше, чем у сигнала счета, т.е. при $$C=1$$ и $$R=1$$ происходит сброс счетчика.
| Состояние входов схемы | Активный выход дешифратора DC | Состояние входов счетчика СТ | Состояние выходов счетчика СТ | Комментарии | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Десятичный код | Двоичный код | ||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$e$$ | $$С$$ | $$R$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | |||
| 1 | 0 | 0 | 0 | 0 | 1 | "1" | 0 | 0 | 1 | 1 | 1 | 1 | - |
| 22 | 1 | 0 | 1 | 1 | 0 | "10" | 1 | 0 | 0 | 0 | 0 | 0 | Счет |
| 8 | 0 | 1 | 0 | 0 | 0 | "4" | 1 | 0 | 0 | 0 | 0 | 1 | Счет |
| 30 | 1 | 1 | 1 | 1 | 0 | "14" | 0 | 0 | 0 | 0 | 0 | 1 | - |
| 12 | 0 | 1 | 1 | 0 | 0 | "4" | 1 | 0 | 0 | 0 | 1 | 0 | Счет |
| 23 | 1 | 0 | 1 | 1 | 1 | "11" | 1 | 0 | 0 | 0 | 1 | 1 | Счет |
| 17 | 1 | 0 | 0 | 0 | 1 | "9" | 1 | 0 | 0 | 1 | 0 | 0 | Счет |
| 28 | 1 | 1 | 1 | 0 | 0 | "12" | 0 | 0 | 0 | 1 | 0 | 0 | - |
| 18 | 1 | 0 | 0 | 1 | 0 | "10" | 1 | 0 | 0 | 1 | 0 | 1 | Счет |
| 3 | 0 | 0 | 0 | 1 | 1 | "3" | 0 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 19 | 1 | 0 | 0 | 1 | 1 | "11" | 1 | 0 | 0 | 0 | 0 | 1 | Счет |
В следующем примере рассмотрим 4-входовую схему, включающую мультиплексоры и счетчики (рис. 9.9). Необходимо заполнить таблицу состояний в соответствии с заданной последовательностью входных сигналов: 2, 4, 1, 9, 10, 15, 6, 3, 13, 14.
(рис 9.9) Пример схемы с двумя мультиплексорами и счётчикомАдресные входы мультиплексора MS 1 соединены следующим образом: $$А1$$ - со входом " d ", $$А0$$ - со входом " а ". А адресные входы мультиплексора MS 2 соединены: $$А3$$ - со входом " d ", $$А2$$ - со входом " b ", $$А1$$ - со входом " c ", $$А0$$ - со входом " а ". На информационные входы $$D3 … D0$$ MS 1 подается код $$12_{10}=1100_{2}$$. Поэтому его входы $$D3$$ и $$D2$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической $$1$$. Входы $$D1$$ и D 0 заземлены, т.е. на них постоянно подается сигнал логического 0. На информационные входы D 15 … D 0 мультиплексора MS 2 подается код $$5А33Н=0101\text{ }1010\text{ }0011\text{ }0011_{2}$$. Поэтому его входы $$D14$$, $$D12$$, $$D11$$, $$D9$$, $$D5$$, $$D4$$, $$D1$$ и $$D0$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической 1. А входы $$D15$$, $$D13$$, $$D10$$, $$D8$$, $$D7$$, $$D6$$, $$D3$$ и $$D2$$ заземлены, поэтому на них постоянно подается сигнал логического $$0$$.
В данной схеме переключение счетчика СТ будет происходить в том случае, когда на выходе MS 1 будет логическая $$1$$, т.е. когда он будет передавать информацию со входа $$D2$$ или $$D3$$. Это происходит при наличии на его адресных входах $$А1А0$$ кодов $$10_{2}$$ и $$11_{2}$$. С учетом подключения $$А0$$ к входной линии a, а $$А1$$ - к входной линии d, получим следующее:
Сброс счетчика СТ будет происходить в том случае, когда на выходе MS 2 будет логическая 1, если он будет передавать информацию со входов $$D0$$, $$D1$$, $$D4$$, $$D5$$, $$D9$$, $$D11$$, $$D12$$ или $$D14$$.
При показанном подключении входных сигналов ( $$a $$ - к $$А0$$, $$b$$ - к $$А2$$, $$c$$ - к $$А1$$, $$d$$ - к $$А3$$ ) коммутация $$D0$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0000_{2}$$. Это достигается при $$abcd=0000_{2}=0_{10}$$.
Аналогично, коммутация $$D1$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0001_{2}$$. Это достигается при $$abcd=1000_{2}= 8_{10}$$.
Аналогично, коммутация $$D4$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0100_{2}$$. Это достигается при $$abcd=0100_{2}= 4_{10}$$.
Аналогично, коммутация $$D5$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$0101_{2}$$. Это достигается при $$abcd=1100_{2}= 12_{10}$$.
Аналогично, коммутация $$D9$$ к выходу MS2 производится при подаче на $$А3А2А1А0$$ кода $$1001_{2}$$. Это достигается при $$abcd=1001_{2}= 9_{10}$$.
Аналогично, коммутация $$D11$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1011_{2}$$. Это достигается при $$abcd=1011_{2}= 11_{10}$$.
Аналогично, коммутация $$D12$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1100_{2}$$. Это достигается при $$abcd=0101_{2}= 5_{10}$$.
Аналогично, коммутация $$D14$$ к выходу MS 2 производится при подаче на $$А3А2А1А0$$ кода $$1110_{2}$$. Это достигается при $$abcd=0111_{2}= 7_{10}$$.
При остальных входных комбинациях на выход мультиплексора MS 2 подключается логический 0 с выходов $$D15$$, $$D13$$, $$D10$$, $$D8$$, $$D7$$, $$D6$$, $$D3$$, $$D2$$.
Таблица состояний схемы приведена в табл. 9.5.
| Код на входах $$abcd$$ | Коммутируемый вход мультиплексора MS 1 | Коммутируемый вход мультиплексора MS 2 | Состояние выводов счетчика СТ | Режим работы счетчика | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Дес. | Двоичный | Входы | Выходы | ||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$С$$ | $$R$$ | $$Q8$$ | $$Q4$$ | $$Q2$$ | $$Q1$$ | ||||
| 2 | 0 | 0 | 1 | 0 | $$D0$$ | $$D2$$ | 0 | 0 | 1 | 1 | 1 | 1 | Схема пассивна |
| 4 | 0 | 1 | 0 | 0 | $$D0$$ | $$D4$$ | 0 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 1 | 0 | 0 | 0 | 1 | $$D2$$ | $$D8$$ | 1 | 0 | 0 | 0 | 0 | 1 | Переключение |
| 9 | 1 | 0 | 0 | 1 | $$D3$$ | $$D9$$ | 1 | 1 | 0 | 0 | 0 | 0 | Сброс |
| 10 | 1 | 0 | 1 | 0 | $$D1$$ | $$D3$$ | 0 | 0 | 0 | 0 | 0 | 0 | Схема пассивна |
| 15 | 1 | 1 | 1 | 1 | $$D3$$ | $$D15$$ | 1 | 0 | 0 | 0 | 0 | 1 | Переключение |
| 6 | 0 | 1 | 1 | 0 | $$D0$$ | $$D6$$ | 0 | 0 | 0 | 0 | 0 | 1 | Схема пассивна |
| 3 | 0 | 0 | 1 | 1 | $$D2$$ | $$D10$$ | 1 | 0 | 0 | 0 | 1 | 0 | Переключение |
| 13 | 1 | 1 | 0 | 1 | $$D3$$ | $$D13$$ | 1 | 0 | 0 | 0 | 1 | 1 | Переключение |
| 14 | 1 | 1 | 1 | 0 | $$D1$$ | $$D7$$ | 0 | 0 | 0 | 0 | 1 | 1 | Схема пассивна |
В следующем примере рассматривается 4-входовая схема (рис. 9.10), включающая дешифраторы, мультиплексоры, счетчики и сумматор. Необходимо заполнить таблицу состояний схемы в соответствии с заданной последовательностью входных сигналов: 0, 1, 2, 3, 5, 7, 10, 12, 13, 9.
(рис 9.10) Пример совместной работы ИМС средней степени интеграцииАдресные входы MS соединены следующим образом: $$А1$$ - со входом " d ", $$А0 $$ - со входом " а ". На информационные входы $$D3...D0$$ мультиплексора MS подается код $$14_{10}=1110_{2}$$. Поэтому его входы $$D3$$, $$D2$$ и $$D1$$ соединены с источником питания + 5 В, т.е. на них постоянно подается сигнал логической 1. А вход $$D0$$ заземлен, т.е. на него постоянно подается сигнал логического 0. Входы DC подключены следующим образом: вход "4" соединен с входным сигналом " а ", "2" - со входом " d ", "1" - со входом " с ". У счетчика CT 1 переключающи й вход С подключен к выходу мультиплексора MS, а вход сброса R - к выходу логического элемента ИЛИ-1. На входы элемента ИЛИ-1 согласно варианту 1 подаются сигналы с выходов "0" и "2" дешифратора DC. У счетчика CT 2 переключающий вход $$С$$ подключен к выходу логического элемента ИЛИ-2. На входы элемента ИЛИ-2 согласно варианту 1 подаются сигналы с выходов "4", "5" и "6" дешифратора DC. Вход сброса R подключен к выходу элементу И. Элемент И реализует функцию $$a\overline{b}\overline{c}$$. Входы сумматора SM подключены следующим образом. Его вход $$А8$$ заземлен, т. к. согласно варианту на него постоянно подается сигнал логического 0. Вход $$В8$$ и вход входного переноса $$Р_{i-1}$$ соединен с источником питания + 5 В, т. к. на них постоянно подается сигнал логической $$1$$, что отображается в табл. 9.6.
С выходов "4", "2" и "1" счетчика СТ 1 сигналы $$Q4_{1}$$, $$Q2_{1}$$ и $$Q1_{1}$$ согласно варианту поступают на входы сумматора $$А4$$, $$А2$$ и $$А1$$ соответственно. А с выходов "4", "2" и "1" счетчика СТ 2 сигналы $$Q4_{2}$$, $$Q2_{2}$$ и $$Q1_{2}$$ поступают на входы сумматора $$В4$$, $$В2$$ и $$В1$$ соответственно.
В данной схеме счетчик СТ1 переключается в том случае, когда на выходе MS будет логическая 1. Это происходит тогда, когда он будет передавать информацию со своих входов $$D1$$, $$D2$$ или $$D3$$ при наличии на его адресных входах $$А1А0$$ кодов $$01_{2}$$, $$10_{2}$$ или $$11_{2}$$ соответственно. С учетом подключения $$А0$$ к входной линии $$a$$, а $$А1$$ - к входной линии $$d$$, получим следующее:
Сброс счетчика СТ1 будет происходить в том случае, когда на выходе элемента ИЛИ-1 будет логическая 1, т.е. когда на выходах дешифратора "0" или "2" будет активный сигнал, равный логической 1. С учетом подключения входов дешифратора ("4" - к $$а$$, "2" - к $$d$$, "1" - к $$с$$ ) это происходит в тех случаях, когда:
Переключение счетчика СТ2 будет происходить в том случае, когда на выходе элемента ИЛИ-2 будет логическая 1, т.е. когда на выходах дешифратора "4", "5" или "6" будет активный сигнал, равный логической 1. С учетом подключения входов дешифратора ("4" - к $$а$$, "2" - к $$d$$, "1" - к $$с$$ ) это происходит в тех случаях, когда:
Сброс счетчика СТ2 будет происходить в том случае, когда на выходе элемента И будет логическая 1. Этот логический элемент в данной схеме реализует функцию $$a\overline{b}\overline{c}$$. Значение этой функции будет равно $$1$$ при $$a=1$$, $$b=0$$ и $$с=0$$, когда $$abcd=100*_{2}$$, т.е. при подаче двух комбинаций входного кода - $$abcd=100\underline{0}_{2}=8_{10}$$ или $$abcd=100\underline{1}_{2 }=9_{10}$$.
С учетом подключения сумматора SM, он осуществляет вычисления:
$$\begin{array}{rrl} \underline{ \begin{array}{ccccc} _{+}0 Q4 Q2 Q1 \\ _{+}1 Q4 Q2 Q1 \\ 1 \\ \end{array} } \begin{array}{l} \\ \\ \gets \text{ Входной перенос } P_{i-1}\\ \end{array} \\ \text{ Выходной перенос } \to \begin{array}{ccccc} P_{i-1} S8 S4 S2 S1 \\ \end{array} \\ \end{array}$$Например, для первой строки таблицы состояний (таблица 25) нужно произвести вычисления:
$$\begin{array}{rrl} \underline{ \begin{array}{ccccc} _{+}0 0 0 0 \\ _{+}1 0 1 0 \\ 1 \\ \end{array} } \begin{array}{l} \\ \\ \gets \text{ Входной перенос } P_{i-1}\\ \end{array} \\ \text{ Выходной перенос } \to \begin{array}{ccccc} 0 1 0 \\ \end{array} \\ \end{array}$$Аналогично нужно сделать вычисления для остальных строк таблицы. Все результаты приведены в табл. 9.6.
| Код на входах $$abcd$$ | Коммутируемый вход MS | Активный выход DC | Состояние входов | Подключение входов сумматора | Состояние выходов сумматора | Режим работы схемы | |||||||||||||||||||
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Десятичный | Двоичный | СТ 1 | СТ 2 | $$A8$$ | к СТ 1 | $$B8$$ | к СТ 2 | $$P_{i-1}$$ | |||||||||||||||||
| $$a$$ | $$b$$ | $$c$$ | $$d$$ | $$C$$ | $$R$$ | $$C$$ | $$R$$ | $$A4$$ | $$A2$$ | $$A1$$ | $$B4$$ | $$B2$$ | $$B1$$ | $$P_{i}$$ | $$S8$$ | $$S4$$ | $$S2$$ | $$S1$$ | |||||||
| 0 | 0 | 0 | 0 | 0 | $$D0$$ | "0" | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 1 | 0 | 0 | 0 | 1 | $$D2$$ | "2" | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 2 | 0 | 0 | 1 | 0 | $$D0$$ | "1" | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Пассивный |
| 3 | 0 | 0 | 1 | 1 | $$D2$$ | "3" | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Счет CT 1 |
| 5 | 0 | 1 | 0 | 1 | $$D2$$ | "2" | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | Сброс СТ 1 |
| 7 | 0 | 1 | 1 | 1 | $$D2$$ | "3" | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | Счет CT 1 |
| 10 | 1 | 0 | 1 | 0 | $$D1$$ | "5" | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | Счет CT 1 и СТ 2 |
| 12 | 1 | 1 | 0 | 0 | $$D1$$ | "4" | 1 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | Счет CT 1 и СТ 2 |
| 13 | 1 | 1 | 0 | 1 | $$D3$$ | "6" | 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | Счет CT 1 и СТ 2 |
| 9 | 1 | 0 | 0 | 1 | $$D3$$ | "4" | 1 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | Счет CT 1 и СТ 2 |
Вычитающий счетчик - выдающий последовательность с уменьшением кода.
Двоичная арифметика - совокупность правил для осуществления арифметических операций в двоичном коде.
Двоичный счетчик - схема, генерирующая при подаче на счётный вход последовательность двоичных кодов.
Динамический вход ИМС - управляющий вход, выполняющую свою функцию по фронту сигнала.
Реверсивный счетчик - в котором предусмотрено переключение из суммирующего режима в вычитающий и обратно.
Синхронный счётчик - осуществляет все переключения только при наличии разрешающего синхросигнала.
Статический вход ИМС - управляющий вход, выполняющую свою функцию при подаче определённого уровня сигнала.
Сумматор - функциональный узел комбинаторной логики, выполняющий двоичное сложение одно- или многоразрядных двоичных чисел в соответствии с правилами одноразрядного двоичного сложения.
Суммирующий счетчик - выдающий последовательность с возрастанием кода.
Счетчик - функциональный узел комбинаторной логики, предназначенный для счета сигналов.
ИМС - интегральная микросхема
Счетные схемы - счетчики и сумматоры являются основными комбинаторными узлами при синтезе арифметических устройств ЭВМ. Счётчики представляют собой последовательное соединение триггеров. Сумматоры - это логические схемы, реализующие правила двоичного сложения.
Для получения официальных документов о завершении программы дополнительного профессионального образования (удостоверения о повышении квалификации, дипломов о профессиональной переподготовке и MBA) необходимо предоставить:
Внимание! Вы можете не заказывать доставку бумажной версии официального документы, а скачать его в электронном виде и распечатать самостоятельно. Информация о выданном документе в течение 1 месяца загружается в Федеральную информационную систему «Федеральный реестр сведений о документах об образовании и (или) о квалификации, документах об обучении» - ФИС ФРДО.
Доступ на новый сайт осуществляется с использованием адреса электронной почты, который был указан вами при регистрации на "старом". Мы постарались перенести все ваши данные с прежнего ресурса, однако не исключена вероятность потери части информации.
При возникновении проблемы со входом, воспользуйтесь функцией сброса пароля
Если вы обнаружите несоответствия, пожалуйста, сообщите нам.