Полупроводниковая память ЭВМ

Память ЭВМ - это её функциональная часть, предназначенная для записи, хранения и выдачи данных.

Определим ряд терминов.

Запоминающее устройство (ЗУ) - устройство, физически реализующее функцию памяти данных и программ.

Обращение к ЗУ - это запись или считывание.

Быстродействие ЗУ - определяется продолжительностью операции обра-щения к ЗУ. Время обращения при записи определяется как

где $$t_{п}$$ - время поиска числа;

$$t_{ст}$$ - время стирания ранее записанной информации (при необходимости);

$$t_{зп}$$ - время записи нового числа.

Время обращения при считывании рассчитывается как

где $$t_{сч}$$ - время собственно чтения;

$$t_{восст}$$ - время восстановления считанных кодов (при необходимости).

ЗУ классифицируют:

Для получения в ЭВМ одновременно большой информационной ёмкости и высокого быстродействия используется так называемый иерархический принцип построения ЗУ (рис. 10.1), при котором логиче-ская организация потоков информации такова, что всё информационное поле ЭВМ или вычислительной системы представляется в виде внутреннего абстрактного виртуального ЗУ. Адресация его ячеек осуществляется посредством абстрактных математических адре-сов.

Далее рассматривается полупроводниковая память произвольного доступа.

Информационная ёмкость (объём) памяти

Один разряд двоичного слова - 1 бит информации - сохраняется в элементарной ячейке памяти, называемой запоминающим элементом (ЗЭ). Для хранения информации, содержащейся в многоразрядном слове, необходима одно-мерная матрица памяти (рис. 10.2,а), в ко-торой разряды расставлены в соответствии со степенью числа 2. Разряд, соответствую-щий нулевой степени, называют младшим, максимальной - старшим. А для работы с большими массивами информации необходимы двумерные матрицы ЗЭ, имеющие задан-ную разрядность (ширину) и количество строк (длину). Так, на рис. 10.2,б показана матрица для хранения четырёх 8-разрядных чи-сел. Разрядность задают в битах или байтах (1 байт = 8 бит). Каждое число в память запи-сывается по определенному адресу, задаваемому опять-таки в двоичном коде. Так, на рис. 10.2,б, первое число ( $$01001110_{2}=78_{10}$$ ) имеет адрес $$00_{2}$$, следующее ( $$01000100_{2}=68_{10}$$ ) - адрес $$01_{2}$$, далее ( $$11001100_{2}=204_{10}$$ ) - $$10_{2}$$ и последнее ( $$11011111_{2}=223_{10}$$ ) - адрес $$11_{2}$$. Таким образом, если n - разряд-ность адреса, то количество строк матрицы памяти будет равно $$2^{n} $$. Информационный объём памяти обычно зада-ют в более крупных, нежели байт, единицах - в кило-, мега- и гигабайтах:

Для организации матрицы памяти на кристалле каждой интегральной схемы ЗУ фор-мируются накопитель из ЗЭ и схемы обрамления.

Накопитель - это регулярная структура из отдельных ЗЭ.

Схемы обрамления - это совокупность схем, включающая в себя:

Способы организации накопителей

Словарная организация

При работе накопителя данной организации (рис. 10.3,а) активный сигнал приходит только на одну адресную ли-нию. При этом происходит доступ ко всем запоминающим элементам выбранной строки. Иными словами, все двоичное число записывается или считывается одновременно.

Матричная организация

В данном типе накопителя (рис. 10.3,б) выбор ЗЭ происходит по двум адресным линиям. Одна линия условно называется линией выбора строки, а другая - линией выбора столбца. Активным становится тот запоминающий элемент в накопителе, у которого активны обе ад-ресные линии. Для работы с многоразрядными числами создаётся трехмерная матрица, на которую приходят те же линии адреса строки и столбца, но свои собственные разрядные линии. Для данного типа накопителя может быть использован ЗЭ на биполяр-ных многоэмиттерных транзисторах: один эмиттер соединяется с разрядной линией, а два остальных - к адресным линиям строки и столбца.

Типы запоминающих элементов

Запоминающий элемент статического биполярного ОЗУ

Данный ЗЭ представляет собой триггер, построенный на двух биполярных транзисторах, базы которых соединены с коллекторами "крест накрест" (рис. 10.4,а). образуя положительную обратную связь. За уровень логического нуля принимается потенциал, близкий к потенциалу земли, а за уро-вень логической единицы - напряжение, близкое к + 5 В. К накопителю дан-ный ЗЭ подключается адресной линией АЛ и разрядной линией РЛ (рис. 10.4,б).

Доступ к ЗЭ обеспечивается подачей напряжения +5 В (уровень логиче-ской единицы) на АЛ. При этом возможны режимы:

При потере и восстановлении питания состояние каждого ЗЭ непредска-зуемо и определяется разбросом параметров транзисторов. Как правило, в управляющей программе предусматривается обнуление памяти.

Запоминающий элемент динамического ОЗУ на МОП-транзисторах

Основой данного служат для обеспечения доступа к ЗЭ (его выбора) с помощью двух ли-ний адреса: либо адресной линии записи $$АЛ_{зап}$$, либо адресной линии считывания $$АЛ_{сч}$$ (рис. 10.5.б). Уровни логических сигналов те же, что и в предыдущем случае.

Возможны следующие состояния схемы:

Поскольку в действительности токи утечки в VT 1 весьма су-щественны, для реальной работы данного ОЗУ нужно постоянно, через опре-деленные промежутки времени (в пределах 2 миллисекунд) подпитывать конденсатор на транзисторе VT 1, компенсируя утечку заряда. Этот процесс на-зывается регенерацией. Осуществляется он с помощью специальных схем, ко-торые могут быть и внешними, и внутренними для БИС ОЗУ. Поскольку лю-бая зависимость от времени в технической литературе носит название динамической, данное ОЗУ называется динамическим. Очевидно, что при потере электропитания информация теряется.

Запоминающий элемент ПЗУ

Основой данного ЗЭ является биполярный транзистор VT. База транзистора подключена к адресной линии АЛ, а эмиттер - к линии данных ЛД (рис. 10.6).

Для выбора данного ЗЭ необходимо на базу транзистора подать уровень логической 1, тогда транзистор VT открыт и состояние на раз-рядной линии данных будет потенциал, близкий к + 5 В (отличающийся от него на вели-чину падения напряжения на открытом транзисторе), т.е. логическая 1. Для программи-руемого ПЗУ, запоминающий элемент которого показан на рис. 42, при со-хранении плавкой вставки П замыкается цепь "+ 5 В; открытый транзистор VT ; плавкая вставка П; ЛД, подключенная к потенциалу земли через сопротивление (на рис. 10.6 не показано и находится за пределами ЗЭ, см. лекцию 11)". Вследствие протекания тока по дан-ной цепи потенциал ЛД повышается почти до + 5 В, как было сказано выше. Если вставка расплавлена, ток по данной цепи не течет, на ЛД - потенциал земли, что соответ-ствует занесению в данный ЗЭ логического нуля.

Структурные схемы ЗУ

В общем случае структурные схемы определяют [4] основные функциональные части изделия, в нашем случае БИС ЗУ, их назначение и взаимосвязи и служат для общего ознакомления с рабо-той ЗУ. Именно структурные схемы БИС и приводятся в справочной литера-туре по интегральным схемам.

Статическое ОЗУ с матричным накопителем

Структурная схема приведена на рис. 10.7. Здесь DI (от англ. data input ) - линия входных данных; CS - (от англ. cheap select ) - вы-бор кристалла - сигнал, разрешающий работу БИС ОЗУ; $$\overline{WR}/RD$$ - (от англ. write - за-пись, read - чтение) - сигнал управления записью (нулевой уро-вень активен, что показано в виде инверсии сигнала) и чтением (единичный уровень); DO - (от англ. data output ) - линия выход-ных данных.

На основе двоичного кода адресной шины с помощью дешифраторов адресных линий X и Y формируются разрешающие сигна-лы по одной строке и одному столбцу накопителя, определяя адресованную ячейку. Устройство управления задает режимы работы ЗУ в соответствии с комбинацией сигналов $$CS$$ и $$\overline{WR}/RD$$, что отображено в таблице истинности ЗУ и временной диаграмме его работы на рис. 10.8.

Выбор кристалла CS играет роль синхросигнала, определяю-щего начало записи или считывания информации. К моменту установления разрешающе-го уровня сигнала $$CS=1$$ должны быть сформированы тре-буемые значения остальных сигналов (код адреса на шине адреса (ША), управление записью и чтением и входные данные на шине данных (ШД) ). При хранении информации на DI и DO обычно устанавливается состояние высокого сопротивления, при котором эти линии от-ключены и от земли, и от источника питания.

На рис. 10.9 приведены примеры функциональных обозначений БИС статических ОЗУ, выполненных по различным технологиям [6, с. 71 - 74], а в табл. 10.1 - их основные параметры. Здесь КМОП - комплементарная технология на МОП-транзисторах [7, 8, 9, 3], И²Л - интегральная инжекционная логика [7, 8].