Дешифратор является частным случаем преобразователей произвольных кодов, рассмотренных в лекции 3.
Дешифратор - это логическая схема, преобразующая двоичный код в унарный, когда только на одном из всех выходов появляется активный сигнал. Номер этого активного выхода в десятичном коде совпадает с двоичным кодом, подаваемым на входные линии дешифратора.
Принцип действия дешифратора лежит в основе работы всем известного устройства - домофона. Когда мы набираем номер на домофоне, звонок звенит только в одной квартире с указанным номером.
Рассмотрим схему дешифратора на три входа. Как при синтезе логической схемы по арифметическому выражению (лекция 3), составляем таблицу истинности. Поскольку в нашем примере у схемы должно быть три входа, количество комбинаций на этих входах будет равно $$2^{3}=8$$, поэтому выходов у схемы будет также 8. Обозначим входные сигналы переменной $$а$$ с индексом, соответствующим весу двоичного разряда - 1, 2, 4 (табл. 4.1). Выходные сигналы обозначим как $$Q$$ с индексом, соответствующим поданному на входы двоичному коду, при котором этот выход активен. Для синтезируемой схемы примем положительную логику, когда активным является уровень логической 1.
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$а_{4}$$ | $$а_{2}$$ | $$а_{1}$$ | $$Q_{7}$$ | $$Q_{6}$$ | $$Q_{5}$$ | $$Q_{4}$$ | $$Q_{3}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$Q_{0}$$ |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
В соответствии с принципом синтеза логических схем по заданной формуле, после составления таблицы истинности нужно для каждого выхода написать логическое выражение. В данном случае задача упрощается, так как для каждого выхода логическая 1 имеет место быть только в одной строке таблицы. Поэтому в логическом выражении для каждого выхода будет только один минтерм:
$$Q_{7}=a_{4}\cdot a_{2}\cdot a_{1}; \\ Q_{6}= a_{4}\cdot a_{2}\cdot \overline{a_{1}}; \\ Q_{5}= a_{4}\cdot \overline{a_{2}}\cdot a_{1}; \\ Q_{4}= a_{4}\cdot \overline{a_{2}}\cdot \overline{a_{1}}; \\ Q_{3}= \overline{a_{4}}\cdot a_{2}\cdot a_{1};\\ Q_{2}= \overline{a_{4}}\cdot a_{2}\cdot \overline{a_{1}}; \\ Q_{1}= \overline{a_{4}}\cdot \overline{a_{2}}\cdot a_{1}; \\ Q_{0}= \overline{a_{4}}\cdot \overline{a_{2}}\cdot \overline{a_{1}}.$$На рис. 4.1 показана функциональная схема данного дешифратора, соответствующая логическим выражениям (4.1).
(рис 4.1) Функциональная схема дешифратора на три входаВ реальных дешифраторах обязательно присутствует входной управляющий сигнал, разрешающий работу данного дешифратора в соответствии со своей функцией. В простейшем случае разрешающий сигнал $$Е$$ (от англ. enable - давать возможность) может подаваться на каждый из логических элементов И, осуществляющих вычисление по (4.1), так, как показано на рис. 4.2 красным цветом. Если $$Е=1$$, то он не влияет на работу схемы (рис. 4.2). Дешифратор работает так, как описано выше. Если $$Е=0$$, то на всех выходах дешифратора будут логические 0 независимо от состояния входных сигналов, т.е. все выходы дешифратора будут в пассивном (в рассматриваемом случае нулевом) состоянии.
Все рассмотренные ранее логические элементы могут быть реализованы в виде отдельных интегральных микросхем (ИМС) малой степени интеграции. Так, сборка из четырёх 2-входовых элементов И-НЕ объединяется в одном корпусе ИС К155ЛА3 [4].
Интегральная микросхема (ИМС) - микроэлектронное изделие, выполняющее определенную функцию преобразования и обработки сигнала и имеющее высокую плотность упаковки электрически соединённых элементов, которое рассматривается как единое целое [4, с.9].
Степень интеграции ИМС - показатель степени сложности микросхемы, характеризующийся числом содержащихся в ней элементов и компонентов [4, с.10]:
$$K=lg N,$$где $$N$$ - число входящих в ИМС элементов и компонентов.
Различают интегральные микросхемы малой ( МИС - малые интегральные схемы), средней ( СИС ), большой ( БИС ) и сверхбольшой ( СБИС ) степени интеграции.
(рис 4.2) Функциональная схема трех-входового дешифратора с разрешающим сигналомНа рис. 4.3 показаны примеры условного графического обозначения (УГО) дешифраторов с активным единичным уровнем входных и выходных сигналов. Здесь и далее на УГО выделяется три поля. Центральное поле содержит обозначение функции, выполняемой ИМС. В данном случае это DC - от англ. D e c oder - дешифратор. Левое поле содержит обозначение входов ИМС, правое - обозначение выходов.
(рис 4.3) УГО дешифраторов с активными единичными входными и выходными сигналами: а - на один вход; б - на два входа; в - на три входа; г - на четыре входа.При принятии отрицательной логики, когда активным уровнем всех сигналов является логический ноль, таблица истинности дешифратора на три входа (табл. 4.2) будет содержать в диагонали не единицы, а нули. При этом порядок следования комбинаций входных сигналов в данном случае удобно сделать обратным - в первой строке указать комбинацию $$111$$, далее $$110$$ и т.д. до последней строки с комбинацией $$000$$.
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$\overline{а_{4}}$$ | $$\overline{а_{2}}$$ | $$\overline{а_{1}}$$ | $$\overline{Q_{7}}$$ | $$\overline{Q_{6}}$$ | $$\overline{Q_{5}}$$ | $$\overline{Q_{4}}$$ | $$\overline{Q_{3}}$$ | $$\overline{Q_{2}}$$ | $$\overline{Q_{1}}$$ | $$\overline{Q_{0}}$$ |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Активный нулевой уровень сигнала принято обозначать на УГО в виде инверсных входов и выходов так, как представлено на рис. 4.4. Поскольку в каждом столбце табл. 4.2 присутствует один ноль и семь единиц, логическое выражение удобнее представить в виде соответствующих макстермов:
$$\overline{Q_7} =a_4 + a_2 + a_1;\\ \overline{Q_6} =a_4 + a_2 + \overline{a_1};\\ \overline{Q_5} =a_4 + \overline{a_2} + a_1;\\ \overline{Q_4} =a_4 + \overline{a_2} + \overline{a_1};\\ \overline{Q_3} =\overline{a_4} \cdot a_2\cdot a_1;\\ \overline{Q_2} =\overline{a_4} \cdot a_2\cdot \overline{a_1};\\ \overline{Q_1} =\overline{a_4} + \overline{a_2} + a_1;\\ \overline{Q_0} =\overline{a_4} + \overline{a_2} + \overline{a_1}$$При синтезе логических выражений (4.2) учтено правило де Моргана для логических функций [2].
(рис 4.4) УГО дешифраторов с активными нулевыми входами и выходами: а - на один вход; б - на два входа; в - на 3 входа; г - на 4 входа.
(рис 4.5) Получение логических выражений для выходов дешифратора на три входа с инверсными входами и выходами.Кроме представленных примеров, когда и входные и выходные сигналы имеют одинаковый активный уровень, возможен также синтез схем дешифраторов с разными активными уровнями входных и выходных сигналов. Рассмотрим случай, когда входные сигналы имеют активный единичный уровень, а выходные - нулевой. Таблица истинности такого дешифратора опять же на три входа приведена в табл. 4.3. Отличие от табл. 4.1 состоит в том, что состояние каждого выхода инверсно. Поэтому функциональная схема может быть реализована аналогично показанной на рис. 4.2, но вместо элементов И необходимо подключить элементы И-НЕ (рис. 4.6). Либо поскольку в каждом столбце таблицы истинности (табл. 4.3) имеется только один 0, логические выражения для выходов рационально представить в виде
Сравнение логических выражений для выходов дешифратора на рис. 4.6 и 4.7 очень наглядно иллюстрирует правило де Моргана - инверсия произведения сигналов эквивалентна сумме обратных сигналов [2]. УГО не зависит от функциональной схемы, оно отображает лишь активный уровень сигналов (рис. 4.4,в).
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$a_{4}$$ | $$a_{2}$$ | $$a_{1}$$ | $$\overline{Q_{7}}$$ | $$\overline{Q_{6}}$$ | $$\overline{Q_{5}}$$ | $$\overline{Q_{4}}$$ | $$\overline{Q_{3}}$$ | $$\overline{Q_{2}}$$ | $$\overline{Q_{1}}$$ | $$\overline{Q_{0}}$$ |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
(рис 4.6) Функциональная схема трех-входового дешифратора с единичным активным уровнем входных и нулевым - для выходных сигналов 
(рис 4.7) Функциональная схема трех-входового дешифратора с единичным активным уровнем входных и нулевым - для выходных сигналов Разрешающий сигнал Е также может иметь активный уровень логического нуля. На рис. 4.8 показана функциональная схема, а на рис. 4.9 - УГО дешифратора на 2 входа с прямыми входами и выходами и инверсным разрешающим сигналом.
(рис 4.8) Функциональная схема дешифратора с прямыми входами и выходами и инверсным разрешающим сигналом 
(рис 4.9) УГО дешифратора на два входа с прямыми входами и выходами и инверсным разрешающим сигналом Дешифратор - это логическая схема, преобразующая двоичный код в унарный.
Дешифратор представляет собой ИС средней степени интеграции, предназначенную для организации адресации к различным устройствам. На входные линии дешифратора подаётся двоичный код. На единственном выходе с номером, соответствующим поданному коду, синтезируется активный уровень выходного сигнала. Если вывод ИС имеет активный уровень логического нуля, на функциональной схеме он показывается инверсным.
Вопросы для самопроверки
Упражнения к лекции 4
Упражнение 1 к лекции 4.
Вариант 1 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с прямыми входами и
Упражнение 2 к лекции 4.
Вариант 1 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с инверсными входами и выходами.
Вариант 3 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с прямыми входами и
Упражнение 3 к лекции 4.
Вариант 1 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с инверсными входами и выходами.
Вариант 3 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с прямыми входами и
Упражнение 4 к лекции 4.
Вариант 1 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с инверсными входами и выходами.
Вариант 3 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с прямыми входами и
Упражнение 5 к лекции 4.
Вариант 1 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с прямыми входами и
Упражнение 6 к лекции 4.
Вариант 1 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с инверсными входами и прямыми выходами.
Вариант 2 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с инверсными входами и выходами.
Вариант 3 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с прямыми входами и
Упражнение 7 к лекции 4.
Вариант 1 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с инверсными входами и выходами.
Вариант 3 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с прямыми входами и
Упражнение 8 к лекции 4.
Вариант 1 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с прямыми входами и
Дешифратор является частным случаем преобразователей произвольных кодов, рассмотренных в лекции 3.
Дешифратор - это логическая схема, преобразующая двоичный код в унарный, когда только на одном из всех выходов появляется активный сигнал. Номер этого активного выхода в десятичном коде совпадает с двоичным кодом, подаваемым на входные линии дешифратора.
Принцип действия дешифратора лежит в основе работы всем известного устройства - домофона. Когда мы набираем номер на домофоне, звонок звенит только в одной квартире с указанным номером.
Рассмотрим схему дешифратора на три входа. Как при синтезе логической схемы по арифметическому выражению (лекция 3), составляем таблицу истинности. Поскольку в нашем примере у схемы должно быть три входа, количество комбинаций на этих входах будет равно $$2^{3}=8$$, поэтому выходов у схемы будет также 8. Обозначим входные сигналы переменной $$а$$ с индексом, соответствующим весу двоичного разряда - 1, 2, 4 (табл. 4.1). Выходные сигналы обозначим как $$Q$$ с индексом, соответствующим поданному на входы двоичному коду, при котором этот выход активен. Для синтезируемой схемы примем положительную логику, когда активным является уровень логической 1.
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$а_{4}$$ | $$а_{2}$$ | $$а_{1}$$ | $$Q_{7}$$ | $$Q_{6}$$ | $$Q_{5}$$ | $$Q_{4}$$ | $$Q_{3}$$ | $$Q_{2}$$ | $$Q_{1}$$ | $$Q_{0}$$ |
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
В соответствии с принципом синтеза логических схем по заданной формуле, после составления таблицы истинности нужно для каждого выхода написать логическое выражение. В данном случае задача упрощается, так как для каждого выхода логическая 1 имеет место быть только в одной строке таблицы. Поэтому в логическом выражении для каждого выхода будет только один минтерм:
$$Q_{7}=a_{4}\cdot a_{2}\cdot a_{1}; \\ Q_{6}= a_{4}\cdot a_{2}\cdot \overline{a_{1}}; \\ Q_{5}= a_{4}\cdot \overline{a_{2}}\cdot a_{1}; \\ Q_{4}= a_{4}\cdot \overline{a_{2}}\cdot \overline{a_{1}}; \\ Q_{3}= \overline{a_{4}}\cdot a_{2}\cdot a_{1};\\ Q_{2}= \overline{a_{4}}\cdot a_{2}\cdot \overline{a_{1}}; \\ Q_{1}= \overline{a_{4}}\cdot \overline{a_{2}}\cdot a_{1}; \\ Q_{0}= \overline{a_{4}}\cdot \overline{a_{2}}\cdot \overline{a_{1}}.$$На рис. 4.1 показана функциональная схема данного дешифратора, соответствующая логическим выражениям (4.1).
(рис 4.1) Функциональная схема дешифратора на три входаВ реальных дешифраторах обязательно присутствует входной управляющий сигнал, разрешающий работу данного дешифратора в соответствии со своей функцией. В простейшем случае разрешающий сигнал $$Е$$ (от англ. enable - давать возможность) может подаваться на каждый из логических элементов И, осуществляющих вычисление по (4.1), так, как показано на рис. 4.2 красным цветом. Если $$Е=1$$, то он не влияет на работу схемы (рис. 4.2). Дешифратор работает так, как описано выше. Если $$Е=0$$, то на всех выходах дешифратора будут логические 0 независимо от состояния входных сигналов, т.е. все выходы дешифратора будут в пассивном (в рассматриваемом случае нулевом) состоянии.
Все рассмотренные ранее логические элементы могут быть реализованы в виде отдельных интегральных микросхем (ИМС) малой степени интеграции. Так, сборка из четырёх 2-входовых элементов И-НЕ объединяется в одном корпусе ИС К155ЛА3 [4].
Интегральная микросхема (ИМС) - микроэлектронное изделие, выполняющее определенную функцию преобразования и обработки сигнала и имеющее высокую плотность упаковки электрически соединённых элементов, которое рассматривается как единое целое [4, с.9].
Степень интеграции ИМС - показатель степени сложности микросхемы, характеризующийся числом содержащихся в ней элементов и компонентов [4, с.10]:
$$K=lg N,$$где $$N$$ - число входящих в ИМС элементов и компонентов.
Различают интегральные микросхемы малой ( МИС - малые интегральные схемы), средней ( СИС ), большой ( БИС ) и сверхбольшой ( СБИС ) степени интеграции.
(рис 4.2) Функциональная схема трех-входового дешифратора с разрешающим сигналомНа рис. 4.3 показаны примеры условного графического обозначения (УГО) дешифраторов с активным единичным уровнем входных и выходных сигналов. Здесь и далее на УГО выделяется три поля. Центральное поле содержит обозначение функции, выполняемой ИМС. В данном случае это DC - от англ. D e c oder - дешифратор. Левое поле содержит обозначение входов ИМС, правое - обозначение выходов.
(рис 4.3) УГО дешифраторов с активными единичными входными и выходными сигналами: а - на один вход; б - на два входа; в - на три входа; г - на четыре входа.При принятии отрицательной логики, когда активным уровнем всех сигналов является логический ноль, таблица истинности дешифратора на три входа (табл. 4.2) будет содержать в диагонали не единицы, а нули. При этом порядок следования комбинаций входных сигналов в данном случае удобно сделать обратным - в первой строке указать комбинацию $$111$$, далее $$110$$ и т.д. до последней строки с комбинацией $$000$$.
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$\overline{а_{4}}$$ | $$\overline{а_{2}}$$ | $$\overline{а_{1}}$$ | $$\overline{Q_{7}}$$ | $$\overline{Q_{6}}$$ | $$\overline{Q_{5}}$$ | $$\overline{Q_{4}}$$ | $$\overline{Q_{3}}$$ | $$\overline{Q_{2}}$$ | $$\overline{Q_{1}}$$ | $$\overline{Q_{0}}$$ |
| 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
Активный нулевой уровень сигнала принято обозначать на УГО в виде инверсных входов и выходов так, как представлено на рис. 4.4. Поскольку в каждом столбце табл. 4.2 присутствует один ноль и семь единиц, логическое выражение удобнее представить в виде соответствующих макстермов:
$$\overline{Q_7} =a_4 + a_2 + a_1;\\ \overline{Q_6} =a_4 + a_2 + \overline{a_1};\\ \overline{Q_5} =a_4 + \overline{a_2} + a_1;\\ \overline{Q_4} =a_4 + \overline{a_2} + \overline{a_1};\\ \overline{Q_3} =\overline{a_4} \cdot a_2\cdot a_1;\\ \overline{Q_2} =\overline{a_4} \cdot a_2\cdot \overline{a_1};\\ \overline{Q_1} =\overline{a_4} + \overline{a_2} + a_1;\\ \overline{Q_0} =\overline{a_4} + \overline{a_2} + \overline{a_1}$$При синтезе логических выражений (4.2) учтено правило де Моргана для логических функций [2].
(рис 4.4) УГО дешифраторов с активными нулевыми входами и выходами: а - на один вход; б - на два входа; в - на 3 входа; г - на 4 входа.(рис 4.5) Получение логических выражений для выходов дешифратора на три входа с инверсными входами и выходами.Кроме представленных примеров, когда и входные и выходные сигналы имеют одинаковый активный уровень, возможен также синтез схем дешифраторов с разными активными уровнями входных и выходных сигналов. Рассмотрим случай, когда входные сигналы имеют активный единичный уровень, а выходные - нулевой. Таблица истинности такого дешифратора опять же на три входа приведена в табл. 4.3. Отличие от табл. 4.1 состоит в том, что состояние каждого выхода инверсно. Поэтому функциональная схема может быть реализована аналогично показанной на рис. 4.2, но вместо элементов И необходимо подключить элементы И-НЕ (рис. 4.6). Либо поскольку в каждом столбце таблицы истинности (табл. 4.3) имеется только один 0, логические выражения для выходов рационально представить в виде
Сравнение логических выражений для выходов дешифратора на рис. 4.6 и 4.7 очень наглядно иллюстрирует правило де Моргана - инверсия произведения сигналов эквивалентна сумме обратных сигналов [2]. УГО не зависит от функциональной схемы, оно отображает лишь активный уровень сигналов (рис. 4.4,в).
| Входные сигналы | Выходные сигналы | |||||||||
|---|---|---|---|---|---|---|---|---|---|---|
| $$a_{4}$$ | $$a_{2}$$ | $$a_{1}$$ | $$\overline{Q_{7}}$$ | $$\overline{Q_{6}}$$ | $$\overline{Q_{5}}$$ | $$\overline{Q_{4}}$$ | $$\overline{Q_{3}}$$ | $$\overline{Q_{2}}$$ | $$\overline{Q_{1}}$$ | $$\overline{Q_{0}}$$ |
| 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
(рис 4.6) Функциональная схема трех-входового дешифратора с единичным активным уровнем входных и нулевым - для выходных сигналов (рис 4.7) Функциональная схема трех-входового дешифратора с единичным активным уровнем входных и нулевым - для выходных сигналов Разрешающий сигнал Е также может иметь активный уровень логического нуля. На рис. 4.8 показана функциональная схема, а на рис. 4.9 - УГО дешифратора на 2 входа с прямыми входами и выходами и инверсным разрешающим сигналом.
(рис 4.8) Функциональная схема дешифратора с прямыми входами и выходами и инверсным разрешающим сигналом (рис 4.9) УГО дешифратора на два входа с прямыми входами и выходами и инверсным разрешающим сигналом Дешифратор - это логическая схема, преобразующая двоичный код в унарный.
Дешифратор представляет собой ИС средней степени интеграции, предназначенную для организации адресации к различным устройствам. На входные линии дешифратора подаётся двоичный код. На единственном выходе с номером, соответствующим поданному коду, синтезируется активный уровень выходного сигнала. Если вывод ИС имеет активный уровень логического нуля, на функциональной схеме он показывается инверсным.
Вопросы для самопроверки
Упражнения к лекции 4
Упражнение 1 к лекции 4.
Вариант 1 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 1. Нарисуйте функциональную схему дешифратора на 2 входа с прямыми входами и
Упражнение 2 к лекции 4.
Вариант 1 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с инверсными входами и выходами.
Вариант 3 упражнения 2. Нарисуйте функциональную схему дешифратора на 64 выхода с прямыми входами и
Упражнение 3 к лекции 4.
Вариант 1 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с инверсными входами и выходами.
Вариант 3 упражнения 3. Напишите логические выражения для выходов дешифратора на 4 входа с прямыми входами и
Упражнение 4 к лекции 4.
Вариант 1 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с инверсными входами и выходами.
Вариант 3 упражнения 4. Напишите логические выражения для выходов дешифратора на 32 выхода с прямыми входами и
Упражнение 5 к лекции 4.
Вариант 1 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 5. Нарисуйте УГО дешифратора на 2 входа с прямыми входами и
Упражнение 6 к лекции 4.
Вариант 1 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с инверсными входами и прямыми выходами.
Вариант 2 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с инверсными входами и выходами.
Вариант 3 упражнения 6. Нарисуйте УГО дешифратора на 128 выходов с прямыми входами и
Упражнение 7 к лекции 4.
Вариант 1 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с инверсными входами и прямыми выходами.
Вариант 2 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с инверсными входами и выходами.
Вариант 3 упражнения 7. Заполните таблицу истинности дешифратора на 32 выхода с прямыми входами и
Упражнение 8 к лекции 4.
Вариант 1 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с инверсными входами и прямыми выходами.
Вариант 2 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с инверсными входами и выходами.
Вариант 3 упражнения 8. Заполните таблицу истинности дешифратора на 2 входа с прямыми входами и
Для получения официальных документов о завершении программы дополнительного профессионального образования (удостоверения о повышении квалификации, дипломов о профессиональной переподготовке и MBA) необходимо предоставить:
Внимание! Вы можете не заказывать доставку бумажной версии официального документы, а скачать его в электронном виде и распечатать самостоятельно. Информация о выданном документе в течение 1 месяца загружается в Федеральную информационную систему «Федеральный реестр сведений о документах об образовании и (или) о квалификации, документах об обучении» - ФИС ФРДО.
Доступ на новый сайт осуществляется с использованием адреса электронной почты, который был указан вами при регистрации на "старом". Мы постарались перенести все ваши данные с прежнего ресурса, однако не исключена вероятность потери части информации.
При возникновении проблемы со входом, воспользуйтесь функцией сброса пароля
Если вы обнаружите несоответствия, пожалуйста, сообщите нам.