Стандарт RISC-V внес в мировоззрение разработчиков электроники поистине необратимые изменения, поскольку использовать ядро RISC-V в качестве основы программно-аппаратного интерфейса может любое вычислительное устройство от мобильных телефонов и встроенных систем до суперкомпьютеров. Уверенное владение открытыми технологиями играет ключевую роль при решении проблемы обеспечения независимости от импортных технологий и решений, позволяет отказаться от использования закрытых решений и обеспечить создание и работоспособность критически важных систем. Для более широкого распространения стандарта очень важно снизить стоимость разработки и поддержки уже готовых решений, что возможно за счет подготовки большого количества специалистов. Целью Практикума является разработка узлов подключения компонентов (Flash, ADC) и интерфейсов (AHB, SPI, I2C) для обеспечения подключения готовой периферии или цифровых устройств собственной разработки к вычислительному ядру RISC-V. В рамках Практикума предполагается знакомство с архитектурой ядра RISC-V и его периферийными устройствами на готовом свободно распространяемом ядре SCR1 от Syntacore, которое может быть синтезировано для платформы ПЛИС, и средствами синтеза и моделирования цифровых схем, разбор демонстрационных примеров и самостоятельное выполнение индивидуальных заданий с последующим оформлением материалов и защитой проекта в форме устного доклада с презентацией. В качестве индивидуальных задания предлагается разработать цифровое устройство (например, контроллер доступа к serial FLASH через интерфейс QSPI) или переходник (мост) с AXI на Wishbone. В процессе выполнения заданий совершенствуются навыки проектирования цифрового оборудования, разработки цифровых схем на языке SystemVerilog, моделирования и отладки разработанных устройств, разработки тестового окружения и простейшего программного обеспечения. Отдельное внимание уделяется вопросам формализации поставленной задачи, верификации и тестирования готовой схемы, защиты проектных решений и документирования (разработка спецификаций), что позволяет формировать системный подход к разработке и повышать общий инженерный уровень обучающегося.