Московский государственный университет путей сообщения
Опубликован: 11.04.2006 | Доступ: свободный | Студентов: 1278 / 282 | Оценка: 4.39 / 4.00 | Длительность: 17:21:00
ISBN: 978-5-9556-0036-1
Специальности: Разработчик аппаратуры
Лекция 1:

Исторические сведения

Лекция 1: 1234 || Лекция 2 >

Система 360 включала базовый набор следующих элементов: шестнадцать 32-разрядных регистров общего назначения (General Register - GR), используемых в качестве рабочих, индексных и базовых регистров, четыре 64-разрядных регистра для хранения чисел с плавающей запятой (Floating Point Register - FPR), 64-разрядное слово состояния программы (Program Status Word - PSW), 24-разрядный адрес основной памяти (ОП). В системе команд использовались двух-, трехадресные команды с различными способами адресации, наиболее сложный из которых требовал сложения трех компонентов - базы, индекса и смещения, причем база и индекс размещались в регистрах GR, а 12-разрядное смещение указывалось в команде.

В архитектуру Системы 370 были добавлены шестнадцать 32-разрядных управляющих регистров (Control Register - CR), а адресное пространство основной памяти расширено до 226. Система допускала работу в двух режимах, один из которых был полностью совместим с Системой 360. В дополнение к ранее использовавшемуся реальному режиму адресации основной памяти был введен виртуальный режим. При этом применялось сегментно-страничное представление памяти с емкостью сегментов от 64 Кбайт до 1 Mбайт, состоящих из страниц емкостью 2 Кбайт или 4 Кбайт. Размещение страниц в физической памяти фиксировалось в сегментных и страничных таблицах. При обращениях в основную память осуществлялось динамическое преобразование виртуального адреса (Dynamic Address Translation - DAT) в реальный адрес с использованием сегментных и страничных таблиц. Был введен номер адресного пространства (Address Space Number - ASN) и возможность работы одновременно с двумя адресными пространствами: главным (primary) и вторичным (secondary). Программы размещались в главном пространстве, а данные - в главном или во вторичном. Для перемещения данных между пространствами были добавлены специальные команды. Поскольку система допускает многопроцессорные конфигурации, для исключения конфликтов обращений разных процессоров в начальную область ОП была введена префиксация (prefixing) адреса, заключающаяся в преобразовании реального адреса в абсолютный (физический) адрес.

В Системе 370 с расширенной архитектурой (370-XA) разрядность адреса ОП была увеличена до 31 с сохранением совместимости с 24(26)-разрядными системами. Добавлены команды для установки способа адресации и переходов от одного способа адресации к другому. Введен второй уровень процессорной памяти - расширенная ОП, являющаяся программно доступной процессорной памятью. Обращение к расширенной ОП осуществляется постранично (4К), для чего введены дополнительные команды с адресацией страниц. Основное назначение расширенной ОП - буферизация страниц, перемещаемых между внутренней и внешней памятью в процессах, связанных с виртуализацией памяти.

Система 370 с архитектурой ESA (ESA/370) дополнена шестнадцатью 32-разрядными регистрами доступа (Access Register - AR). В дополнение к двум ранее введенным способам формирования адресных пространств Система 370 поддерживала два новых: базовое (home) адресное пространство и режим регистров доступа (Access Register Mode). Базовое адресное пространство использовалось управляющими программами операционной системы и прикладными программами для хранения команд и данных. В режиме регистров доступа программы размещались в главном адресном пространстве, а данные - в адресных пространствах, определяемых регистрами доступа. Каждый регистр доступа содержал ссылку на отдельное адресное пространство, а выбор регистра определялся базовым регистром команды. Помимо этого модели IBM 9370, продолжившие линейку ESA/370, были рассчитаны на работу в сетях IBM.

Система 390 с архитектурой ESA (ESA/390) поддерживала программную совместимость с предыдущими моделями и включала новые архитектурные решения, такие, как последовательные оптические интерфейсы ввода-вывода (Enterprise System CONection - ESCON и FIber CONnection - FICON ), криптографические средства, сетевые средства OSA для подключения серверов к сетям различных типов. Были разработаны многомашинные комплексы с использованием технологии параллельного сисплекса (Parallel Sysplex) на основе специализированных серверов, для их объединения (coupling facility).

Расширенная архитектура ESAME, или z/Architecture, основана на 64-разрядной адресации с сохранением совместимости с архитектурами на базе 24- и 31-разрядной адресации. Разрядность регистров GR, CR увеличена до 64, слово состояния PSW расширено до 128 разрядов, введены учетверенные слова-операнды. Состав системы команд расширен командами с 64-разрядным и смешанными способами адресации.

В таблице 1.2 приведены основные характеристики последних поколений серверов eServer.

Таблица 1.2. Серверы IBM семейства eServer
Модель Количество/период синхронизации микропроцеcсоров Емкость КЭШ L2 MB Емкость основной памяти GB Каналы ввода-вывода (Parallel / ESCON / FICON / FICON Express / OSA-Express / HiperSockets)
S/390 G5
RA6, R16 1 / 2.6 ns 4 1 - 12 3 \div 96 / 4 \div 256 / 0 \div 24 / 0/ 0 / 0
RB6, R26 2 / 2.6 ns
RC6 3 / 2.6 ns
RD6 4 / 2.6 ns
R36 \div R96, RX6 3 \div 9,10 / 2.4 ns 8 2 - 24
Y36 \div Y96, YX6 3 \div 9,10 / 2.0 ns 8 8 - 24
S/390 G6
X17 \div X97, 1 \div 9,10,11,12/1.8 ns 16 5 - 32 3 \div 96 / 4 \div 256 / 0 \div 36 / 0/ 0 / 0
Z17 \div Z97, ZX7, ZY7, ZZ7 1 \div 9,10,11,12/1.57 ns
z900
101 \div 109 1 \div 9 / 1.3 ns 16 5 - 32 0 \div 88 / 0 \div 256 / 0 \div 96 / 0 \div 96 / 0 \div 24 / 0 \div 4 /
1C1 \div 1C9 1 \div 9 / 1.3 ns 32 10 - 64
2C1 \div 2C9 1 \div 9 / 1.09 ns
110 \div 116 10 \div 16 / 1.3 ns
210 \div 216 10 \div 16 / 1.09 ns
z800
0E1, 0A1, 0B1, 0C1, 001 1 / 1.6 ns 8 8 - 32 0 / 0 \div 240 / 0 / 0 \div 32 / 0 \div 24 / 0 \div 4 /
0X2, 0A2, 002 2/ 1.6 ns
003 3/ 1.6 ns
004 4/ 1.6 ns
z990
A08 8/ 0.83 ns 32 8 - 64 0 / 0 \div 1024 / 0 / 0 \div 120 / 0 \div 48 / 0 \div 16 /
B16 16/ 0.83 ns 64 8 - 128
C24 24/ 0.83 ns 96 8 - 192
D32 32/ 0.83 ns 128 8 - 256
z890
110 \div 170 1/ 1.0 ns 32 8 - 32 0 / 0 \div 420 / 0 / 0 \div 40 / 0 \div 40 / 0 \div 16 /
210 \div 270 2/ 1.0 ns
310 \div 370 3/ 1.0 ns
410 \div 470 4/ 1.0 ns

Серверы S390 G5, G6 были построены на основе 32-разрядных микропроцессоров и непосредственно предшествовали появлению серверов zSeries 900, впервые реализовавших концепцию 64-разрядной z/Architecture. Серверы zSeries 800 были разработаны в дополнение к zSeries 900 и отличались более скромными характеристиками, такими, как уменьшенные число процессоров, объем памяти, количество каналов ввода-вывода и т.д., что позволило существенно снизить цену на эти системы. Модель zSeries 990 можно отнести к самым мощным серверам, ее максимальная производительность достигает 9000 Mips. Сервер масштабируется от 1 до 32 процессоров и может поддерживать до 30 логических разделов, в каждом из которых можно создавать большое число виртуальных серверов.

Лекция 1: 1234 || Лекция 2 >