Опубликован: 24.04.2009 | Доступ: свободный | Студентов: 1194 / 370 | Оценка: 4.39 / 4.28 | Длительность: 18:45:00
Специальности: Программист
Лекция 2:

Введение в архитектуру ввода/вывода встроенных систем

< Лекция 1 || Лекция 2: 123456 || Лекция 3 >

Лабораторные упражнения

  1. Вычислите пиковую полосу пропускания В/В 16-битной шины ISA, которая использует шесть 8Mhz тактов на передачу, и сравните с 32-битной шиной PCI с частотой 66Mhz, выполняющей пакетную передачу PCI четырех значений данных с распределением тактов по времени 2-1-1-1 на пакет.
  2. Если вы использовали ранее в предыдущих курсовых работах инструменты синтеза и моделирования VHDL или Verilog, разработайте синтетическую модель порта В/В ISA и промоделируйте операции В/В чтения и записи в порт В/В. НЕ забудьте протестировать те случаи, где порт В/В не должен отвечать, такие как другой адрес В/В или циклы шины, отличные от чтения и записи В/В. Бесплатные инструменты VHDL и Verilog доступны также студентам от основных поставщиков FPGA, включая Altera и Xilinx
  3. Повторите предыдущую задачу для шину PCI со следующими предположениями для упрощения синтетической модели HDL и моделирования:
    • Необходимо реализовать и промоделировать сигналы шины PCI, показанные на чертеже тайминга PCI в учебнике. Можно проигнорировать IRDY и TRDY и предположить, что оба устройства всегда готовы к работе.
    • Не нужно реализовывать отдельные активации байтов на 32-битном порте вывода и предполагать, что он недоступен в пакетной передаче PCI (т.е., предполагаем, что за цикл шины PCI передается только 1 значение данных).
    • Используйте начальный сигнал сброса для очистки всех регистров во время моделирования.
    • Частота шины PCI равна 33Mhz, а шина адрес/данные имеет ширину 32-бита.
    • Сохраняйте любые значения, необходимые из шины, на поднимающемся ребре генератора шины PCI, используя положительное ребро, запускаемое DFF или регистром.
    • Чтобы обнаружить начало цикла шины, сохраните предыдущее значение сигнала Frame в 1-битном регистре. Когда старое (сохраненное) значение равно "1", а текущее значение равно "0", предполагаем, что это указывает на первый такт генератора нового цикла шины, который содержит адрес и информацию о команде (а не данные).
    • На первом такте сохраните адрес (A/D) и информацию о команде шины (C/BE) в регистре. Затем проверьте значения на выходе регистров, чтобы декодировать адрес, и проверьте (C/BE) на тип операции шины, чтобы решить, какую выполнять операцию на втором такте цикла шины. Понадобиться автоматическая очистка обоих значений этих регистров в конце цикла шины PCI.
  4. Поищите в Web другие стандарты шин, используемые для семейства процессоров ARM, и сделайте сводку основных сигналов шины.
  5. Существуют специальные платы PCI для соединения Logic Analyzers с шиной PCI вместе со специальным программным обеспечением, которое декодирует циклы шины PCI, как показано на рисунке 2.13. Если доступно такое тестовое оборудование, скопируйте некоторые данные с шины PCI на ПК, во время ее работы.

    Логический анализатор Tektronix настроен для захвата и декодирования сигналов шины PCI. Этот логический анализатор является на самом деле встроенной системой, которая выполняет Windows XP. Специальная плата адаптера посредника PCI используется для быстрого соединения контактных датчиков со специальной программой ПЗУ логического анализатора. Изображения с разрешения Nexus Technology

    Рис. 2.13. Логический анализатор Tektronix настроен для захвата и декодирования сигналов шины PCI. Этот логический анализатор является на самом деле встроенной системой, которая выполняет Windows XP. Специальная плата адаптера посредника PCI используется для быстрого соединения контактных датчиков со специальной программой ПЗУ логического анализатора. Изображения с разрешения Nexus Technology
  6. Многие процессоры имеют специальные встроенные контакты отладки оборудования или другие средства для трассировки выполнения инструкций процессора, используя специальное оборудование тестирования, аналогичное логическому анализатору. На некоторых простых процессорах можно также следовать за выполнением инструкций, соединяя логический анализатор с линиями адреса памяти и данных процессоров. Пример показан на рисунке 2.14. Если такое тестовое оборудование доступно вместе с подходящей целевой платой, скопируйте выполнение нескольких первых машинных инструкций, когда включается процессор встроенного устройства.
    Логический анализатор Tektronix с дополнительной настройкой программного обеспечения для захвата и дизассемблирования последовательности выполнения инструкций процессора ARM. Этот логический анализатор является на самом деле встроенной системой, которая выполняет Windows XP. Изображения с разрешения Nexus Technology

    увеличить изображение
    Рис. 2.14. Логический анализатор Tektronix с дополнительной настройкой программного обеспечения для захвата и дизассемблирования последовательности выполнения инструкций процессора ARM. Этот логический анализатор является на самом деле встроенной системой, которая выполняет Windows XP. Изображения с разрешения Nexus Technology
< Лекция 1 || Лекция 2: 123456 || Лекция 3 >