Термальный синтез микропрограмм алгоритмически ориентированных МКМД-бит-потоковых субпроцессоров

5.1. Технология (микро)программного конструирования МКМД-бит-потоковых субпроцессоров

Технология (микро)программного конструирования МКМД-бит-потоковых субпроцессоров во многом сходна с кремниевой компиляцией, которая является основным инструментом быстрого бездефектного проектирования современных программируемых и (полу)заказных СБИС и УБИС (рис. 5.1). Основная отличительная особенность этих технологий проектирования средств вычислительной техники состоит в следующем.

Неделимой единицей кремниевой компиляции является библиотека элементов и узлов, реализуемых технологическим процессом производства СБИС, в то время как в микропрограммном конструировании МКМД-бит-потоковых субпроцессоров неделимой единицей служит (микро)программируемый бит-процессор. В результате в последнем случае отсутствует достаточно сложный и ответственный этап схемотехнического моделирования всей схемы СБИС или УБИС из 1 млн. транзисторов и более. Такое упрощение задач конструирования МКМД-бит-потоковых субпроцессоров оплачивается увеличением аппаратных затрат более чем на два порядка и усложняет процесс компоновки библиотечных слов-инструкций на плате и согласование FIFO -регистровых процедур пространственно-временного согласования потоков данных как внутри, так и между слов-инструкциями.

Интеллектуальное ядро инструментальных средств (микро)про-граммного конструирования ( сверх)параллельных, отказоустойчивых МКМД-бит-потоковых (суб)процессоров сконцентрировано в двух взаимозависимых комплексах задач:

Качество решения второго комплекса задач зависит не столько от операционного ядра оператора пользователя, сколько от аппаратно-временных издержек на управление в реальном времени потоками данных, так как принцип "одна инструкция - один процессор" фактически соответствует не технологии компиляции программ, а технологии их интерпретации. В результате в каждый операционный блок включаются устройства управления, задающие параметры и формат как отдельных операндов, так и потоков операндов, что делает их перемещаемыми по бит-матрице и облегчает поиск топологии микропрограммы, толерантной действующей в бит-матрице карте отказов.

В кремниевых компиляторах используется только декомпозиция операторов пользователя, которая осуществляется в пакетном режиме,

а не в реальном времени. Этап восходящего синтеза здесь присутствует только косвенно при синтезе промышленных и эксплуатационных тестов. Сама декомпозиция базируется на формализованных постановках задач, является более "глубокой", так как доводится до операционных карт технологических маршрутов изготовления (заказных) СБИС или УБИС. Тем не менее, качество декомпозиции до булева представления операторов пользователя здесь поддается достаточно точным априорным схемо- и системотехническим оценкам уже на этапе формально-логического синтеза, так как многослойная топология гальванических связей влияет не столько на получение минимального по "площади" булева представления, сколько на распределение времени задержки в схеме и на ее быстродействие.

В МКМД-бит-потоковой технологии поиск оптимальной одноуровневой топологии осуществляется на плоской, коммутируемой, ортогональной, FIFO -регистровой решетке, где смещение по любой координате приводит к глобальным фазовым сдвигам потоков данных как минимум на 1 такт. При этом согласно требованиям соотношений типа "1.1"-"5.1" (см. раздел 4.1) размещаемыми объектами являются не бит-операции, а строго фазированные однобитные процедуры над "бесконечными" бит-потоками данных, причем в поток-операторах количество таких процедур доходит до величин порядка 10² -10⁵.

В настоящее время отсутствуют инструментальные средства, способные поддержать в пакетном режиме, а тем более в реальном времени процесс погружения даже формализованных задач пользователя до уровня их аппаратной реализации. Такой процесс по-прежнему носит интерактивный характер, в котором автоматически генерируются только библиотечные слов-инструкции и тестовые микропрограммы. Компоновка библиотечных слов-инструкций на бит-матрице осуществляется в автоматизированном режиме, где решения о способах размещения и преобразования библиотечных слов-инструкций принимает человек. Исполняет заданные процедуры перемещения и "деформации" топологии микропрограммных модулей на бит-матрице инструментальная ЭВМ, на дисплее которой формируется результирующее графическое представление синтезируемых операционных, управляющих, интерфейсных, адресных и диагностических модулей алгоритмически ориентированного МКМД-бит-потокового субпроцессора. Поэтому в МКМД-бит-потоковой технологии получить достоверные системотехнические оценки качества декомпозиции удается только после построения каждого варианта топологической схемы. Исходные данные для оценки качества декомпозиции порождает процедура проверки условия $$|t_{i}-t_{j}| = 1$$ для всех информационно связанных процедур типа "1.1"-"5.1", рассмотренных в разделе 4.1. Это условие характеризует степень использования основными процедурами пользователя допустимого времени задержки в МКМД-бит-потоковом субпро-

цессоре. В результате фазы декомпозиции поток-оператора и поиска его топологической схемы становятся неразрывными и каждая из них носит комбинаторный характер.

В силу этих обстоятельств технология (микро)программного конструирования пока еще представляет собой интерактивный процесс, что накладывает достаточно жесткие ограничения на методы и средства обеспечения живучести МКМД-бит-потоковых (суб)процессоров, которые удается реализовать только в квазиреальном масштабе времени.

Весь проект микропрограммного конструирования развивается в структурно-функциональной, топологической, диагностической и интерфейсной плоскости (рис. 5.2), последняя из которых поддерживается инструментальными средствами загрузки синтезированной микропрограммы на уровень используемых физико-технических процессов. Такая "глубина" погружения задания пользователя (Б)ВС характерна для перспективных супрамолекулярных вычислителей, а в современных условиях типична только для оптоэлектронных МКМД-бит-потоковых субпроцессоров с голографическими ЗУ.

В структурно-функциональной плоскости осуществляется декомпозиция задачи пользователя на поток-операторы, слов-команды и термы. На этой основе минимизируется система термов и разрабатываются алгоритмы и программы генерации библиотечных слов-команд, которые проверяются и отлаживаются с помощью имитатора работы бит-матрицы. При этом также используется графический редактор МКМД-бит-потоковых микропрограмм и процедур, который отражает задаваемое размещение бит-инструкций на бит-матрице.

В топологической плоскости проекта библиотечные слов-команды компонуются в микропрограммы поток-операторов с помощью редактора связей, определяющего временные рассогласования по всем входам-выходам библиотечных слов-команд. Само размещение микропрограмм, реализующих функции библиотечных слов-команд, осуществляется с помощью программных средств, которые осуществляют аффинные преобразования топологии слов-команд типа вращения вдоль осей Х и/или Y, сдвиги, повороты и т. п.

Скомпонованная микропрограмма поток-оператора исследуется на устойчивость к отказам в диагностической плоскости проекта, в которой:

В МКМД-бит-потоковых технологиях существует принципиальное отличие между промышленными и эксплуатационными микропрограммными тестами, первые из которых ориентированы на отбраковку изделий микроэлектроники и поэтому прекращают свою работу при обнаружении первого отказа. В ОКМД-бит-потоковых технологиях [144] такое различие между промышленной и эксплуатационной диагностикой не наблюдается, так как в этом случае восстановить работоспособность бит-матриц можно только прямым замещением отказавшего бит-процессора резервным. А для этого достаточно только локализовать отказавший бит-процессор и нет необходимости идентифицировать тип отказа. Эксплуатационные тесты бит-матриц, используемых в МКМД-режимах распараллеливания вычислений, гораздо глубже и направлены на локализацию и идентификацию полной карты отказов, что в промышленных условиях делается крайне редко, когда анализируются главные источники снижения процента выхода годных изделий. Поэтому в МКМД-бит-потоковых технологиях эксплуатационные тесты первыми должны парировать обнаруженные множественные отказы, чтобы построить полную карту отказов на бит-матрице.

Само парирование карт отказов может осуществляться в (квази) реальном времени, то есть во время вычислений, и в пакетном режиме, то есть во время проведения "ремонтно-восстановительных работ" без отключения источников питания, что характерно для беспилотных внеземных космических экспедиций.

(Квази)реальный масштаб времени требует автоматических процедур перекомпоновки рабочего тела микропрограммы на бит-матрице, что сопряжено с существенными затратами горячего резерва, расходуемого в процессе парирования, и с более ранним появлением катастрофической карты отказов.

В пакетном режиме фактически осуществляется интерактивный микропрограммный ремонт МКМД-бит-потоковых субпроцессоров, в котором более экономно используется имеющийся аппаратный резерв. Это позволяет повысить коэффициент готовности (Б)ВС решить любую задачу при минимуме запасного комплекта оборудования, что актуально для условий беспилотных внеземных космических экспедиций.

В интерфейсной плоскости проекта рабочее тело микропрограммы поток-оператора трансформируется в загрузочный формат, который в случае оптоэлектронных МКМД-бит-потоковых субпроцессоров учитывает физические особенности работы программной (в данном случае голографической) памяти.

5.2. Термальный синтез DD-ассоциативных вычислительных конструкций алгоритмически ориентированного субпроцессора подстановки данных

Чтобы перейти от интерактивного к формализованному синтезу микропрограмм МКМД-бит-потоковых субпроцессоров, прежде всего необходимо формализовать синтез библиотечных слов- и поток-инструкций, а также процедур их компоновки на бит-матрице и редак-

тирования пространственно-временных FIFO -регистровых связей между операционными модулями, где локальный фазовый сдвиг даже на 1 такт приводит к потере работоспособности всего субпроцессорного тракта. Именно последнее обстоятельство делает сходными проблемы фазирования в МКМД-бит-потоковых технологиях с проблемами (де)когерентиза-ции в супрамолекулярных, наноэлектронных и квантовых вычислителях (см. раздел 7.3 [94]).

Как показал опыт, для успешной формализации процедур синтеза библиотечных слов-инструкций в МКМД-бит-потоковых технологиях требуется промежуточный (термальный) уровень декомпозиции функций, в "терминах" которого описывается рекуррентный алгоритм работы соответствующего операционного модуля, топологическая схема которого в основном определяется разрядностью $$n$$ и размерностью циклически преобразуемых операндов $$S_m$$.

Методику термального синтеза микропрограмм слов- и поток-инструкций в полной мере иллюстрируют рекуррентные процедуры построения операционных модулей поток-инструкции перестановки данных ( TRANS ) по верхнему индексу $$\{X_n^k \}_v := \{X^{s}_n\}_v $$, которые гарантированно удовлетворяют системообразующее для МКМД-бит-потоковых технологий неравенство (6.1) курса "Задачи и модели вычислительных наноструктур", если используются в большом количестве циклов $$n$$. При этом возможны два случая, когда синтезированный поток-оператор покрывает все факториальное пространство подстановок $$(S_m!)$$:

Здесь $$X^{k}_n = \{X^{s}_n\}$$ ; $$A^{s}_n = k(s)$$ ; $$v = \overline{l,v_{m}, v_{m}}$$ $$v_m= S_{m}$$!, и в каждом $$\eta$$ -м цикле выполняемая подстановка $$v$$ может изменяться, сохраняя свои параметры $$s =\overline{1,S_{m}}$$ ; $$k = \overline{1,S_{m}}$$. Сокращенная формальная запись $$v$$ -й подстанов-ки содержит только множество транспозиций: $$\{T_n^{ks} := (X_{n}^k := X_{n}^s)\}_{v}$$, где $$\{T_n^{ks}\}_v \le S_m$$ и $$k\ne s$$.

Учитывая, что любая конечная группа изоморфна некоторой (под)груп-пе подстановок, такой субпроцессор можно считать теоретико-групповым [103], если поток-оператор TRANS дополнить системными средствами поиска по заданной группе изоморфной ей подгруппы подстановок.

В традиционной вычислительной технике для выполнения подстановок обычно используют ЗУПВ в одном из двух режимов:

С системотехнических позиций оба режима эквивалентны, так как требуют одних и тех же объемов памяти - $$(S_{m}*n)$$ бит, и используют ЗУПВ с разделением времени между фазами записи и чтения. В результате цикл выполнения подстановки оказывается равным $$2S_m$$, что снижает в 2 раза регламентируемый теоремой Котельникова предельный темп поступления и обработки сигналов и изображений. Чтобы компенсировать такие временные издержки, используют парафазную схему включения двух блоков ЗУПВ, что позволяет совместить во времени фазу записи $$v$$ -й подстановки в одном блоке, с фазой чтения $$(v-1)$$ -й подстановки в другом блоке. В результате в 2 раза возрастает объем используемой ЗУПВ, но "средний" цикл выполнения одной подстановки становится равным S.

В операционном модуле МКМД-бит-потоковой инструкции $$TRANS$$ используется не ЗУПВ, а $$S_m$$ $$n$$ -битных FIFO -регистров, причем каждая, в том числе и "тождественная транспозиция" $$v$$ -й подстановки выполняется линейной последовательностью из 3 слов-инструкций:

Ограничим рассмотрение различных вариантов реализации МКМД-бит-потоковой инструкции $$TRANS\,S_m = 4$$ и вторым режимом работы FIFO -регистровой памяти, считая, что индекс подстановки $$v$$ меняется с максимально возможной скоростью, то есть на каждом $$\eta$$ -м цикле использования поток-оператора, и поэтому $$\eta = v$$.

В DD -ассоциативной векторно-конвейерной поток-инструкции $$TRANS_{DD}$$ снимается ограничение на $$k \ne s$$ и каждая из $$S_m$$ "транспозиций", входящих в $$v$$ -ю подстановку, выполняется линейной последовательностью слов-инструкций: $$DCA_{DD} (U^{k}_n, A^{s}_n) \to MEMORY (X^{s}_n, PW^{ks}_n) \to READ_{DD} (B^{k}_n, Z^{ks}_n).$$

Дешифратор адреса $$k$$ -й "транспозиции" $$DCA_{DD} (U^{k}_n, A^{s}_n)$$ представляет собой строку матрицы (терм) из 7 бит-процессоров (рис. 5.3), на выходе каналов АЛУ которой реализуется преобразование:$$PW_{n}^{ks}(t_0^1 + k+(n-1)+(s-1)n):= \begin{cases} \equiv 1, \text{ если } U_n^k(t_0^0+k+(s-1)n) = A_n^s(t_0^0+k+(s-1)n), \\ \equiv 0, \text{ если } U_n^k(t_0^0+k+(s-1)n) \ne A_n^s(t_0^0+k+(s-1)n), \end{cases}$$

где все аргументы и параметры целочисленные:

$$A_{n}^s \in\{\overline{1,S_{m}}\}$$ - подстановочный адрес $$k(s)$$ $$k$$ -й "транспозиции";(рис 5.3) Топологическая схема слов-инструкции DCA_DD

$$\{U_n^k\} = \overline{1,S_{m}}$$ - натуральный ряд чисел, задающих номера строк бит-матрицы или, что одно и то же, пространственные адреса кольцевых FIFO -регистров $$\{B_n^k\}$$, которые заносятся со сдвигом влево и циклически воспроизводятся на выходах бит-инструкций $$CG$$ первого столбца матрицы;

$$t_{0}$$ - начальная задержка потоков псевдослучайных адресов $$\{\{A_n^s\}_v\}$$ и преобразуемых потоков данных $$\{\{X^{s}_{n}\}_{?}\}$$, которая может появиться во входном интерфейсе субпроцессора $$TRANS_{DD}$$ при компоновке слов-инструкций на бит-матрице (в библиотечном модуле $$t_{0}^0 = 0$$ );

$$t_{0}^1 = t_{0}^0 + t_{d}$$ - суммарная "технологическая" задержка на выходе $$k$$ -й слов-инструкции $$DCA_{DD}$$, где $$t_{d}$$ включает: 1 такт - на $$XOR$$, 3 такта - на $$OR$$ (монтажное "ИЛИ"), 1 такт - на $$NAND$$ и 2 такта - на $$ST1$$, из которых только в $$OR$$ задержка зависит от $$n$$ (в данном случае $$n = 8$$ бит и $$t_{0}^1 = t_{d} = 7$$ тактов);

$$k = \overline{1, S_{m}}$$ - "технологическая" задержка на распространение $$\{\{A^s_n\}_{?} \}$$ и $$\{\{X^s_n\}_v \}$$ по каналам транзита соответственно до входа и выхо-да $$k$$ -й слов-инструкции $$DCA_{DD}$$, то есть $$k$$ -й строки бит-матрицы рис. 5.3;

$$(n-1)$$ - функциональная задержка в каждой $$k$$ -й слов-инструкции $$DCA_{DD}$$, которая расходуется на размещение признака результата в старший ( $$n$$ -й) бит каждого $$s$$ -го цикла сравнения;

$$(s-1)n$$ - фазовый сдвиг $$A_n^s$$ и $$X_n^s$$ соответственно в бит-потоках данных $$\{\{\{a^{s}_i\}_n\}_v\}$$ и $$\{\{\{x^{s}_i\}_n\}_v\}$$, где $$\{a^{s}_i\}_n = A^{s}_n$$ и $$\{x^{s}_i\}_n = X^{s}_n$$ ;

$$s = \overline{1,M} $$ - хронологический адрес синхронного поступления $$A_n^s$$ и $$X_{n}^s$$ на соответствующие входы $$TRANS_{DD}$$ ;

$$M = v*(2S_{m}-1)$$ - период активности поток-инструкции $$TRANS_{DD}$$ на $$v$$ циклах ее использования, так как по условиям правильной работы требуется, чтобы в потоке данных $$\{X_n^s\}_v$$ и псевдослучайных адресов $$\{A_n^s\}_v$$ только первые $$S_m$$ $$n$$ -битных слов были значащими, а остальные $$(S_m -1)$$ слов - "нулевыми".

Главная особенность слов-инструкции $$DCA_{DD}$$ состоит в потоковой реализации схемы "ИЛИ" с $$n$$ входами (бит-процессоры 3-5 столбцов рис. 5.3), где результат циклического сравнения пространственного и потокового адресов (бит-процессоры 2-го столбца матрицы) размещаются в 8-м бите каждого $$s$$ -го цикла. В дальнейшем содержимое этого бита циклически выделяется в бит-процессорах 7-го столбца матрицы, где и формируется $$n$$ -битный результат дешифрации $$PW^{is}_n$$.

Циклическое (по $$s$$ ) хранение $$\{X_n^s \}_v$$ в $$S_m$$ кольцевых FIFO -регистрах $$\{B_n^k \}$$ на $$v$$ -м цикле их использования (выходы бит-процессоров 4-го столбца рис. 5.4) имеет вид:

где:

Из приведенных данных видно, что в соотношениях (5.1)-(5.3) в качестве хронологического используется индекс $$s $$, а в соотношениях (5.4)-(5.5) в этом качестве выступает индекс $$k = \overline{s_1(v),s_2(v)}$$.