С использованием наноэлектронной кремниевой КМДП технологии строят не только сложные логические схемы, процессоры и высококлассные цветные фоточувствительные матрицы, описанные в предыдущей лекции, но и разнообразные интегральные устройства памяти. Принципы построения основных вариантов такой памяти мы и рассмотрим в данной лекции.
Сам по себе МДП транзистор не имеет памяти. Поэтому "чистую" память на КМДП транзисторах (т.е. без использования дополнительных элементов) можно построить лишь на триггерах, каждый из которых состоит из двух КМДП инверторов, описанных в п. 5.2.1. Принципиальная электрическая схема одной ячейки такой памяти показана на рис 6.1. Выход первого инвертора, состоящего из $$p$$-канального транзистора $$T_p1$$ и $$n$$-канального транзистора $$T_n1$$, присоединен ко входу второго инвертора, состоящего из транзисторов $$T_p2$$ и $$T_n2$$. А выход второго инвертора присоединен ко входу первого. Благодаря такой перекрестной обратной связи и получается бистабильная схема триггера.
Когда на затворах транзисторов первого инвертора потенциал низкий, транзистор $$T_p1$$ открыт, транзистор $$T_n1$$ закрыт, и на выходе этого инвертора устанавливается высокий потенциал, близкий к потенциалу источника питания $$U_{\text{П}}$$. Поскольку этот выход электрически соединен с затворами транзисторов второго инвертора, то транзистор $$T_n2$$ открыт, а транзистор $$T_p2$$ закрыт. На выходе второго инвертора устанавливается низкий потенциал, который и поддерживает первое стабильное состояние триггера.
(рис 6.1) Принципиальная электрическая схема ячейки памяти (ЯП) "статического" ОЗУ на триггере из КМДП транзисторов и подключения ее к адресной и разрядным шинам
Когда на затворах первого инвертора потенциал высокий, транзистор $$T_p1$$ закрыт, транзистор $$T_n1$$ открыт, и на выходе этого инвертора устанавливается низкий потенциал, близкий к потенциалу "земли". Поэтому транзистор $$T_n2$$ закрыт, а транзистор $$T_p2$$ открыт. На выходе второго инвертора устанавливается высокий потенциал, который и поддерживает альтернативное стабильное состояние триггера. Триггер – это классический бистабильный элемент, который сохраняет 1 бит информации.
Для того, чтобы каждый триггер, из которых состоит память, имел индивидуальный адресный доступ, в состав ячейки вводят также 2 ключевых МДП транзистора – Т5 и Т6.
Ячейки памяти (ЯП) располагают в виде матрицы (рис 6.2). На одном из уровней межсоединений формируют систему горизонтальных, на другом – систему вертикальных металлических шин. Горизонтальные шины – адресные. Возле каждой из них на рис 6.2 указан соответствующий двоичный адрес. В каждом такте считывания или записи высокий потенциал подают от дешифратора лишь на одну из них, соответствующую заданному коду адреса (Адр). Все другие находятся под потенциалом "земли". Поэтому лишь в выбранной строке матрицы ключевые транзисторы (Т5 и Т6 на рис 6.1) открываются. Во всех других строках они закрыты. Вертикальные шины называют "разрядными". Каждый разряд представлен двумя шинами ($$A_i$$ и $$\overline{A_i}$$).
При считывании потенциалы на этих шинах определяются состоянием соответствующего триггера в выбранной строке, так как во всех других строках ключевые транзисторы (Т5 и Т6) закрыты.
(рис 6.2) Структурная схема узла "статического" оперативного запоминающего устройства с произвольным доступом (ОЗУ) на КМДП транзисторах
Например, если в триггере сохраняется логический "0", то $$A_i$$ = 0 (потенциал низкий), $$\overline{A_i}$$ = 1 (потенциал высокий); если же сохраняется логическая "1", то $$A_i$$ = 1, $$\overline{A_i}$$ = 0. В режиме считывания на шину Сч подают положительный импульс напряжения. Это напряжение, приложенное к затворам ключевых транзисторов считывания КТСЧ, открывает их. Из разрядных шин потенциалы передаются в выходной регистр данных. Параллельно (т.е. одновременно) может считываться содержимое всех N разрядов матрицы памяти.
Для записи новых данных во входной регистр данных заносят двоичное число, которое должно быть записано по указанному адресу, и через шину записи (Зп) подают на затворы ключевых транзисторов записи КТЗП положительный импульс напряжения. Эти транзисторы открываются и присоединяют разрядные шины матрицы памяти к выходам входного регистра данных. Электрические потенциалы, которые действуют на этих выходах, принудительно переключают триггеры выбранной строки в соответствующее состояние, которое запоминается и сохраняется после окончания импульса записи. На триггеры других строк эти потенциалы не влияют, так как ключевые транзисторы (Т5 и Т6) в тех строках закрыты.
В режиме хранения ключевые транзисторы КТСЧ и КТЗП закрыты, на всех выходах дешифратора действует низкий потенциал, из-за чего во всех строках матрицы памяти ключевые транзисторы (Т5 и Т6 на рис 6.1) также закрыты. Все ячейки памяти (ЯП) находятся в статическом режиме и практически не расходуют электроэнергию. Заметное потребление электрического тока и выделение тепла имеют место лишь во время перезаписи информации, когда приходится перезаряжать соответствующие паразитные емкости. Чем меньше размеры ячеек памяти и разрядных шин, тем меньше по величине эти паразитные емкости, и тем меньше выделение тепла. Скорость считывания данных и записи новой информации может быть как очень низкой, так и очень высокой – такой же, как и скорость переключения КМДП логических схем. При ПТН 32 нм максимальная скорость может достигать порядка 1 ГГц. Когда перезапись данных происходит редко, тогда выделение тепла мало. Доступ к данным в такой памяти – произвольный, адресный.
Записанная в триггеры информация сохраняется до тех пор, пока они подключены к источнику питания UП. Если питание (даже на короткое время) выключается, то записанная информация пропадает. Поэтому описанная статическая память не является энергонезависимой.
Другим недостатком такой памяти является то, что для адресной записи, хранения и считывания каждого бита информации требуется аж 6 МДП транзисторов. При проектно-технологической норме 32 нм одна ячейка памяти занимает на пластине кремния площадь приблизительно $$2\cdot 10^5 \text{ нм}^2$$, поэтому плотность хранения информации составляет приблизительно 5 Мбит/мм2. Для нанотехнологии это – сравнительно низкий показатель.
Описанную быструю оперативную память широко применяют в составе микропроцессоров, микроконтроллеров, микроконверторов для реализации регистров и встроенной кэш-памяти, сверхбыстрых узлов оперативной памяти, – везде, где нужны произвольный доступ и высокая скорость считывания/записи данных при не очень большом их объеме.
В англоязычных источниках описанную оперативную КМДП память с произвольным доступом обычно называют "статической памятью" – "SRAM" (Static Random Access Memory) в отличие от "динамической памяти", которую мы рассмотрим в следующем пункте.
Наноэлектронные КМДП и МДП транзисторы используют и во многих других видах памяти. Одной из простейших и наиболее дешевых из них является так называемая слева показана принципиальная электрическая схема одной ячейки такой памяти (ЯП), обведенная штриховой линией, и способ ее подключения к горизонтальным (ГШ) и вертикальным (ВШ) шинам в матрице. Ключевой МДП транзистор может быть как $$n$$-канальным, так и $$p$$-канальным.
Справа показана конструкция такой ячейки для случая $$n$$-канального транзистора. Здесь в подложке из кремния р-типа проводимости сформированы карманы $$n^+$$-типа, между которыми возникает индуцированный канал проводимости. Над этим каналом сформированы подзатворный диэлектрик (ПД) и электрод затвора (З). В первом слое металлизации формируют систему вертикальных шин (ВШ), которые проходят перпендикулярно к плоскости сечения, и верхние обкладки (Об) конденсаторов (С), а во втором слое – систему горизонтальных шин (ГШ), которые проходят параллельно плоскости сечения. Уровни металлизации изолированы друг от друга и от пластины кремния слоями окисла. Роль нижней обкладки конденсаторов выполняет подложка из кремния $$p$$-типа проводимости, которую соединяют с "землей".
(рис 6.3) Слева – принципиальная электрическая схема, справа – структура ячейки динамической оперативной памяти
Как видим, ячейка динамической памяти очень проста – один $$n$$-канальный МДП транзистор ($$T$$) и один тонкопленочный конденсатор. При проектно-технологической норме 32 нм такая ячейка памяти занимает на пластине кремния площадь приблизительно $$2\cdot 10^4\text{ нм}^2$$, – на порядок меньше, чем ячейка описанной выше статической оперативной памяти. Поэтому и плотность хранения информации здесь на порядок выше, и себестоимость производства одного мегабита памяти на порядок меньше.
Чтобы записать в ячейку памяти (ЯП) логическую "1", на соответствующие горизонтальную и вертикальную шину (ГШ и ВШ) подают положительное электрическое напряжение. Транзистор $$T$$ открывается, и конденсатор $$C$$ заряжается. Чтобы записать логический "0", на горизонтальную шину (ГШ) подают положительное электрическое напряжение, а вертикальную шину (ВШ) соединяют с "землей". Через открытый транзистор $$T$$ конденсатор $$C$$ быстро разряжается.
В режиме считывания информации на горизонтальную шину (ГШ), которая является адресной, подают импульс положительного напряжения, и транзистор $$T$$ открывается. Электрический заряд, накопленный на емкости $$C$$, перераспределяется между ней и емкостью вертикальной шины. Поскольку матрицы динамической памяти всегда имеют большой объем и металлические шины намного длиннее размера ячейки, то электрическая емкость вертикальной шины обычно намного больше $$C$$. И поэтому изменение потенциала на вертикальной шине относительно невелико. Для того, чтобы считывание было надежным, перед считыванием паразитную емкость вертикальной шины заряжают до потенциала $$0,5U_{\text{П}}$$, т.е. до половины напряжения питания $$U_{\text{П}}$$.
На рис 6.4 слева показано, как изменяется потенциал вертикальной шины после открывания транзистора соответствующей ячейки памяти. Если в ячейке памяти записана "1", то потенциал вертикальной шины несколько возрастает, а если записан "0", то – несколько убывает. В качестве дискриминатора и усилителя сигналов считывания на каждой вертикальной шине используют
(рис 6.4) Организация считывания данных в динамической оперативной памяти. Слева – изменение потенциала на вертикальной шине при считывании; справа – принципиальная электрическая схема узла формирования сигналов считывания, показана также одна из ячеек памяти (ЯП)
Узел формирования сигналов считывания работает так. Сначала по шине подготовки (Подг.) подают короткий импульс напряжения, под действием которого транзистор $$T1$$ открывается, и паразитная емкость вертикальной шины заряжается до потенциала $$0,5U_{\text{П}}$$. После этого на одну из горизонтальных шин, соответствующую заданному коду адреса, подают положительное напряжение, которое открывает транзисторы всех прилегающих к ней ячеек памяти (ЯП). В зависимости от заряда, который сохраняется на емкости ячейки, потенциал соответствующей вертикальной шины несколько возрастает или спадает. Дальше подается положительный импульс напряжения по шине считывания (Сч.), под действием которого открывается транзистор $$T2$$. Вертикальная шина электрически соединяется со входом триггера. Благодаря сильной обратной связи в триггере, уже небольшого отклонения потенциала вертикальной шины вверх или вниз от значения $$0,5U_{\text{П}}$$ достаточно для того, чтобы триггер перешел в соответствующее состояние ("1" или "0"). Паразитная емкость вертикальной шины и емкость соответствующей ячейки памяти (ЯП) при этом заряжаются через транзисторы триггера до полного высокого (близкого к $$U_{\text{П}}$$) или разряжаются до низкого потенциала, близкого к потенциалу "земли".
Недостатком ячеек динамической памяти является то, что электрический заряд на конденсаторах из-за наличия паразитных утечек постепенно уменьшается, и спустя некоторое время записанная информация может пропасть. Чтобы это не произошло, записанную информацию надо периодически обновлять. Поэтому такую память и называют "динамической". Процесс обновления информации называют регенерацией памяти.
Как видно из вышеописанного, в режиме считывания (а также записи) информация в соответствующих ячейках памяти регенерируется автоматически. Совсем другое дело в тех ячейках памяти, к которым нет обращения. Там записанную информацию надо автоматически обновлять с периодом регенерации, который составляет в разных вариантах исполнения динамической памяти от 1 до 64 мс. В диапазоне нанометровых размеров транзисторов чем меньше их размер, тем больше относительная роль паразитных токов утечки, и тем меньше должен быть период регенерации.
Режим регенерации подобен описанному выше режиму считывания, только информация не заносится в выходной регистр. Записанные в матрицу памяти данные регенерируются путем последовательной активации горизонтальных шин – одна за другой. Период регенерации отсчитывается специальными простыми таймерами. Часто применяют еще и температурный датчик. Благодаря этому при повышении температуры микросхемы памяти период регенерации автоматически сокращается, а при снижении – удлиняется. Это позволяет уменьшить потребление электроэнергии, затрачиваемой на регенерацию данных.
Чтобы регенерация не оказывала большого влияния на задержку исполнения внешних запросов к динамической памяти на считывание или на запись информации, изобретено много разных архитектурных и схемотехнических решений, которые реализованы в кристаллах памяти от разных производителей. Но главные решения присутствуют в кристаллах всех производителей, и на эти решения мы обратим ваше внимание.
В частности, весь большой массив ячеек памяти (а ныне это уже до сотни мегабайт на одном кристалле) разбивают на много отдельных матриц памяти ("банков", "страниц"), которые функционируют почти независимо одна от другой. Те матрицы, в которые занесена нужная информация, но к которым в текущий момент обращений нет, находятся в режиме оптимизированной автономной регенерации. А те, к которым идут обращения, регенерируются во время считывания/записи.
Наноэлектронная технология позволила применить и такую "роскошь", как создание на кристалле динамической памяти встроенных буферных блоков быстрой статической памяти. При появлении обращения к какой-либо из отдельных матриц памяти записанные в нее данные быстро копируются в один из буферных блоков статической памяти и дальше могут оперативно считываться или изменяться в ней. Практика показала, что следующие обращения к оперативной памяти примерно в 99 из 100 случаев адресуются к той же матрице и поэтому быстро обслуживаются буферным блоком статической памяти. В редких случаях обращения к другой матрице динамической памяти данные из нее быстро копируются во второй буферный блок статической памяти, а информация из предыдущего буферного блока параллельно перезаписываются в соответствующую матрицу динамической памяти. Удлинение времени реакции на относительно редкие запросы к другой матрице динамической памяти вполне компенсируется сверхбыстрым обслуживанием большинства других запросов.
Внутри кристаллов наноэлектронной динамической памяти для сокращения времени доступа и цикла считывания информации широко используют тактовые импульсы и параллельную обработку данных.
Дополнительные возможности оптимизации архитектуры динамической памяти появляются в системах обработки видеоизображений. Ведь там информация записывается и считывается по кадрам, т.е. заведомо определенными довольно большими блоками с заранее известной организацией их потоков. Учитывая это, в таких специализированных блоках наноэлектронной динамической памяти организуют эффективную, незаметную для пользователя, регенерацию данных и достигают высокой степени параллельности обработки данных внутри кристалла.
Тактовая частота современных наноэлектронных микросхем динамической памяти доведена уже до 3 ГГц, а длительность цикла получения данных из последовательно размещенных ячеек памяти – до значений порядка 1 нс.
Наноэлектронные микросхемы динамической памяти промышленно выпускаются огромными (многомиллионными) тиражами многими известными в мире корпорациями и, благодаря их относительно небольшой стоимости, широко применяются в компьютерах, цифровых видеокамерах, цифровых системах передачи изображений, звуков, и т.п. Каждый производитель динамической памяти в своих справочных материалах приводит информацию об особенностях своих микросхем, регламентацию порядка подачи и продолжительности информационных и управляющих сигналов, эксплуатационные данные.
Не менее популярной, чем динамическая оперативная память, стала также наноэлектронная память на МДП транзисторах с плавающим затвором, которую уже привыкли называть "
Структура $$n$$-канального МДП транзистора с плавающим затвором показана на рис 6.5. Она подобна структуре обычного $$n$$-канального МДП транзистора, изображенного на рис 5.1 (см. лекцию 5), только затворов здесь два. Один расположен непосредственно над подзатворным диэлектриком (ПД) и гальванически изолирован от всех областей транзистора. Поэтому его и называют "плавающим" (англ. floating). Его обычно формируют из поликристаллического кремния.
(рис 6.5) Структура n-канального МДП транзистора с плавающим затвором
Другой затвор расположен над плавающим и гальванически изолирован от него слоем окисла. Его называют "управляющим" (англ. control). Характерным свойством описанного транзистора является то, что электрический заряд, занесенный на плавающий затвор, благодаря высококачественной изоляции может сохраняться на нем годами. Например, в одном из исследований было установлено, что за 10 лет при температуре $$+125^{\circ}C$$ заряд уменьшился до 70% от первоначального.
Величина этого заряда определяет передаточную характеристику транзистора – зависимость тока $$і$$ сквозь транзистор от напряжения $$U_\text{З}}$$ между управляющим затвором и истоком при постоянном напряжении между стоком и истоком (рис 6.6). Передаточная характеристика 1 наблюдается в случае, когда электрический заряд на плавающем затворе равен нулю; передаточная характеристика 2 – когда электрический заряд на плавающем затворе относительно небольшой и отрицательный, 3 – когда заряд более отрицательный, 4 – когда максимально отрицательный.
(рис 6.6) Слева – передаточные характеристики n-канального МДП транзистора при разных значениях электрического заряда на плавающем затворе. Справа – передаточные характеристики в режиме хранения одного бита информации
Таким образом, плавающий затвор придает МДП транзистору "память" – свойство надолго запоминать записанную информацию, даже при отключенном питании. слева, память эта по природе своей является аналоговой, так как при постоянных напряжениях между стоком и истоком и между управляющим затвором и истоком электрический ток сквозь транзистор монотонно зависит от величины электрического заряда на плавающем затворе. И в некоторых случаях это с успехом используется, например, для построения экономной аналоговой памяти изображений в цифровых фотоаппаратах, для записи, хранения и воспроизведения звуковой информации.
При хранении цифровой информации наноэлектронные МДП транзисторы с плавающим затвором чаще всего используют в режиме хранения одного бита информации (рис 6.6, справа). В таком режиме различают лишь 2 случая: когда отрицательный электрический заряд на плавающем затворе есть (логическая "1") и когда заряда нет (логический "0"). Если на управляющий затвор подать потенциал $$U_{\text{СЧ}}$$, то при отсутствии заряда на плавающем затворе транзистор открыт, и сквозь него течет значительный электрический ток, а при наличии отрицательного электрического заряда транзистор остается закрытым, и электрический ток сквозь него очень мал.
Однобитовый режим обеспечивает высокую надежность считывания даже при значительной неидентичности ячеек памяти в больших массивах. Связанный с этим разброс передаточных характеристик показан на рис 6.6 справа пунктирными линиями, а соответствующий разброс значений тока – слегка затемненными полосами.
Однако промышленно выпускают уже и
Для занесения отрицательного электрического заряда на плавающий затвор в наноэлектронных схемах флеш-памяти, когда изоляционные слои очень тонкие, с успехом используют туннельный эффект. На рис 6.7 условно показаны процессы записи в ячейку памяти "1" и "0". Для записи "1" (или "01", "10" или "11" – в случае двухбитовых ячеек) на управляющий затвор подают положительный импульс напряжения амплитудой до 5 В. Он создает между каналом транзистора и плавающим затвором электрическое поле напряженностью ~108 В/м, достаточное для туннельного перехода электронов из канала на плавающий затвор (условно показан стрелкой). Величина перенесенного на плавающий затвор электрического заряда регулируется длительностью импульса записи.
Для записи "0" ("00" – в случае двухбитовых ячеек) управляющий затвор заземляют, а положительный импульс напряжения подают на сток транзистора. Благодаря этому между плавающим затвором и каналом транзистора возникает электрическое поле противоположного направления. И происходит туннельный переход электронов с плавающего затвора в канал и дальше к стоку транзистора.
(рис 6.7) Процессы записи и стирания информации в n-канальный МДП транзистор с плавающим затвором
Возможно много разных вариантов организации устройств энергонезависимой флеш-памяти на МДП транзисторах с плавающим затвором. Однако в серийном промышленном производстве используют лишь два альтернативных принципа, которые называют "NOR" и "NAND". Но прежде чем их описывать, мы обратим ваше внимание на то, что ячейка флеш-памяти представляет собой лишь один транзистор с плавающим затвором. Плавающий затвор, как запоминающий элемент, расположен между управляющим затвором и каналом транзистора и не занимает дополнительной площади на кристалле кремния. Поэтому ячейка такой памяти имеет значительно меньшую площадь, чем ячейка динамической памяти, рассмотренной в предыдущем пункте, в которой значительную площадь занимает тонкопленочный конденсатор. Поэтому и плотность размещения ячеек значительно выше и, следовательно, себестоимость изготовления одного мегабита флеш-памяти значительно ниже, чем наноэлектронных схем динамической памяти.
Схема организации матриц "NOR" флеш-памяти показана на рис 6.8. Матрица обведена штриховой рамкой. Управляющие затворы всех ячеек памяти, размещенных в одной строке, присоединены к общей горизонтальной шине, которая соединена с соответствующим выходом дешифратора адреса (на рис 6.8 он для упрощения изображения не показан). Истоки всех ячеек памяти соединены с "землей". Стоки ячеек памяти, размещенных в одном столбике, присоединены к общей вертикальной шине, которая связана с периферийной электронной схемой (ПЭ). Вместе с $$p$$-канальным транзистором $$T1 (T2, \ldots, ТN)$$ $$n$$-канальные транзисторы ячеек памяти, расположенных в одном столбце, образуют КМДП логическую схему NOR (вспомните рис 5.7 из лекции 5). Отсюда и название данного варианта организации флеш-памяти. Действительно, высокий потенциал на входе соответствующей периферийной схемы ПЭ устанавливается лишь тогда, когда все транзисторы соответствующего столбца закрыты.
(рис 6.8) Схема организации флеш-памяти типа NOR
В режиме считывания по заданному адресу на соответствующую горизонтальную шину, например, на шину 00...01, подается потенциал считывания $$U_{\text{СЧ}}$$ (см. рис 6.6). На других горизонтальных шинах остается потенциал "земли". Поэтому во всех других строках матрицы, кроме строки 00...01, транзисторы закрыты. Следовательно, в каждом конкретном столбце матрицы все транзисторы закрыты кроме того, управляющий затвор которого присоединен к горизонтальной шине 00...01. Если на плавающем затворе этого транзистора, например, в столбце 1 имеется отрицательный электрический заряд (записана логическая "1"), то этот транзистор тоже остается закрытым, и на вход соответствующей периферийной схемы ПЭ действует высокий потенциал. Это означает считывание "1", если, конечно, вертикальная шина 1 через ключевой транзистор Т1 подключена к источнику питания
Если же на плавающем затворе выбранной ячейки памяти отрицательного электрического заряда нет (записан логический "0"), то транзистор открыт, и на вход соответствующей периферийной схемы ПЭ действует низкий потенциал, который означает считывание "0". Ключевые транзисторы $$T1, T2, \ldots , TN$$ позволяют производить как адресное однобитовое считывание (в этом случае приоткрывается лишь один из них согласно заданному адресу), так и адресное байтовое считывание (в этом случае открываются одновременно 8 транзисторов), а также одновременное параллельное считывание информации из всей строки (в этом случае открываются все ключевые транзисторы).
Если ячейки памяти используются в двухбитовом режиме, то потенциал на входе соответствующей периферийной электронной схемы ПЭ зависит от величины занесенного на плавающий затвор электрического заряда. И в зависимости от этого схема ПЭ должна выдать на свой двухбитовый выход один из кодов "00", "01", "10" или "11".
Стирание информации проводят обычно со всей матрицы одновременно. Для этого на все горизонтальные шины подают напряжение +5 В, а все вертикальные шины через периферийные электронные схемы ПЭ присоединяют к "земле". При этом на плавающие затворы всех ячеек памяти заносится отрицательный электрический заряд.
В режиме записи информации выбранную горизонтальную шину соединяют с "землей", а на выбранную вертикальную шину через периферийную электронную схему ПЭ подают импульс напряжения амплитудой +5 В с продолжительностью, нужной для стекания с плавающего затвора соответствующей части электрического заряда. Если ячейки памяти используют в однобитовом режиме, то запись информации может быть произведена одновременно во все ячейки памяти, расположенные в выбранной строке, в которые должны быть записаны логические "0".
На рис 6.9 показана схема организации матриц флеш-памяти типа "NAND". Как и в предыдущей схеме, матрица выделена штриховой рамкой, а управляющие затворы всех ячеек памяти, размещенных в одной строке, присоединены к общей горизонтальной шине. Потенциал на ней задается соответствующей периферийной электроникой строки (ПЭ).
Транзисторы всех ячеек памяти, расположенных в одном столбце, соединены здесь последовательно. Вместе с $$p$$-канальным транзистором $$TX1 (TX2, \ldots, TXN)$$ $$n$$-канальные транзисторы ячеек памяти, расположенных в одном столбце, образуют КМДП логическую схему NAND (вспомните рис 5.7 из лекции 5). Отсюда и название данного варианта организации флеш-памяти. Действительно, низкий потенциал на входе соответствующей периферийной схемы $$\text{ПЭ}_і$$ $$i$$-го столбца устанавливается лишь тогда, когда все транзисторы этого столбца открыты.
(рис 6.9) Схема организации флеш-памяти типа "NAND"
В режиме считывания согласно заданному адресу на выбранную горизонтальную шину, например, на шину 00...01, подается потенциал считывания $$U_{\text{СЧ}}$$ (см. рис 6.6). На другие горизонтальные шины, в отличие от предыдущей схемы, подается потенциал, существенно выше, чем $$U_{\text{СЧ}}$$, при котором все транзисторы столбца, независимо от заряда, занесенного на их плавающие затворы, открыты. Если на плавающем затворе выбранного транзистора имеется отрицательный электрический заряд (записана логическая "1"), то этот транзистор остается закрытым, и на вход соответствующей периферийной схемы $$\text{ПЭ}_і$$ действует высокий потенциал. Это означает считывание "1", если, конечно, соответствующая вертикальная шина через ключевой транзистор $$\text{TX}_і$$ подключена к источнику питания. Если же на плавающем затворе выбранной ячейки памяти отрицательного электрического заряда нет (записан логический "0"), то этот транзистор тоже открыт, и на вход соответствующей периферийной схемы $$\text{ПЭ}_і$$ действует низкий потенциал, который означает считывание "0".
Наличие двух систем ключевых транзисторов $$(TX_1, TX_2, \ldots, TX_N)$$ и $$(TY_1, TY_2, \ldots, TY_N)$$ обеспечивает возможность объединения многих матриц памяти в многомерную систему на кристалле с выделением отдельных субъединиц (блоков, страниц, банков) данных.
Стирание информации здесь проводят обычно также со всей матрицы одновременно, но при этом записывают не "единицы", а "нули". Для этого все горизонтальные шины присоединяют к "земле", а на все вертикальные шины через периферийные электронные схемы $$\text{ПЭ}_і$$ подают напряжение +5 В. При этом с плавающих затворов всех ячеек памяти стекает весь отрицательный электрический заряд.
Для записи информации на выбранную горизонтальную шину подают импульс напряжения амплитудой +5 В, а на все другие горизонтальные шины подают потенциал, достаточный для открывания транзисторов независимо от имеющегося на их плавающем электроде заряда, но не достаточный для туннельного переноса электронов на плавающий электрод. А вертикальные шины тех разрядов, куда надо записать "1", соединяют с "землей". На другие вертикальные шины через периферийную электронную схему ПЭ подают потенциал +5 В, что делает невозможным перенос электрического заряда на плавающий электрод.
Матрицы флеш-памяти типа "NAND" оказались намного выгоднее с точки зрения топологии и себестоимости производства. Для сравнения на рис 6.10 показаны поперечные сечения матриц памяти типа "NOR" (вверху) и "NAND" (внизу). Первое поперечное сечение выполнено вдоль горизонтальной шины (1), соединяющей управляющие затворы (4) всех транзисторов строки. Вертикальные шины, которые соединяют истоки (2) и которые соединяют стоки (3) всех транзисторов столбца, проходят перпендикулярно к плоскости сечения.
(рис 6.10) Поперечное сечение пластины кремния с матрицами флеш-памяти типа "NOR" (вверху) и "NAND" (внизу): 1 – горизонтальная шина; 2 – вертикальная шина истоков; 3 – вертикальная шина стоков; 4 – управляющие затворы транзисторов
Поперечное сечение матрицы памяти типа "NAND" (внизу) выполнено вдоль столбца. Горизонтальные шины (1), которые образуют управляющие затворы всех транзисторов строки, здесь проходят перпендикулярно к плоскости сечения. Вертикальных шин вообще нет, так как их роль выполняют последовательно соединенные транзисторы ячеек памяти. Они максимально сближены как за счет того, что не нужны металлические выводы от истоков и стоков, так и за счет того, что один и тот же "карман" $$n^+$$-типа проводимости выполняет роль стока для одного транзистора и одновременно роль истока для соседнего. Все межсоединения выполнены здесь в один, а не в 2 яруса, как в матрицах типа "NOR".
В результате плотность размещения ячеек памяти в матрицах типа "NAND" в несколько раз выше, и поэтому себестоимость одного мегабайта памяти здесь в несколько раз меньше.
Благодаря высокому уровню интеграции, относительно малой себестоимости одного мегабайта памяти, малым размерам, высокому быстродействию и надежности наноэлектронная
Весьма популярными стали флеш-брелки – легкие, компактные, элегантные, надежные карманные устройства памяти, с помощью которых можно просто и быстро переносить большие объемы информации с одного компьютера на другой. Уже выпускаются модели флеш-брелков с объемом памяти 1 Тб и даже больше и скоростью переноса данных от 1 до 100 Мбайт/с.
Широко используются наноэлектронные флеш-карты памяти, имеющие форму тонких прямоугольных пластин с контактами на периферии. Их широко используют во всех современных интеллектуальных мобильных устройствах: в цифровых фотоаппаратах и видеокамерах, в электронных книгах и учебниках, в сотовых телефонах, смартфонах и телевизорах, в мобильных медиаплеерах и устройствах для электронных игр, в навигаторах, и т.д. Их начинают все шире применять в новейших станках с числовым программным управлением и в новейшем автоматизированном промышленном оборудовании.
Развернулось серийное производство "твердотельных" аналогов жестких магнитных дисков (англ. solid-state drive, SSD). Кроме наноэлектронной флеш-памяти объемом до 1 Тб и более, в их состав входит наноэлектронный КМДП контролер, обеспечивающий возможность работы с операционными системами компьютеров и равномерное распределение запросов на перезапись информации по всему объему памяти. Ведь ресурс циклов перезаписи информации в флеш-памяти ограничен числом приблизительно 105. По этой причине и по показателю удельной себестоимости информации в стационарных компьютерах флеш-диски еще проигрывают конкуренцию жестким магнитным дискам. А вот в мобильных компьютерах и компьютерных системах (ноутбуки, нетбуки, коммуникаторы, мобильные аппараты для УЗ диагностики, и т.п.) флеш-диски уже начинают выигрывать – благодаря отсутствию в них подвижных частей и значительной стойкости к вибрациям и ударам, намного большему быстродействию и значительно меньшему энергопотреблению.
Свойства, подобные свойствам МДП транзисторов с плавающим затвором, имеют МДП транзисторы с зарядовыми ловушками. Структура такого транзистора показана на рис 6.11 слева. Она подобна структуре п-канального МДП транзистора с плавающим затвором, изображенного на рис 6.5, только вместо плавающего затвора тут сформирован второй слой подзатворного диэлектрика (ПД2), который отличается от первого слоя (ПД1).
(рис 6.11) Слева – структура n-канального МДП транзистора с зарядовыми ловушками. Справа – энергетическая диаграмма перехода между двумя диэлектриками
На переходе между двумя слоями обычно возникают локальные дефекты с энергетическими уровнями ($$E_{\text{Л}1}$$ и $$E_{\text{Л}2}$$), расположенными глубоко под зоной проводимости. Соответствующая энергетическая диаграмма показана на рис 6.11 справа. Здесь вдоль вертикали отложена энергия, вдоль горизонтали – координата. Зоны проводимости выделены светло-серым, а валентные зоны – темно-серым цветом. Если энергетические уровни $$E_{\text{Л}1}$$ и $$E_{\text{Л}2}$$ являются настолько глубокими, что тепловой энергии недостаточно для того, чтобы электрон мог самостоятельно перейти из этого энергетического уровня в зону проводимости, то такие локальные дефекты называют "электронными ловушками". Попав на такие дефекты, электроны могут оставаться на них годами. И лишь под действием достаточно сильного электрического поля или ультрафиолетового облучения становятся возможными туннельные или оптические переходы электронов на такие ловушки и из них. Именно этим и объясняется способность транзисторов с электронными ловушками запоминать то или другое состояние: "0" – когда электронов в ловушках нет или "1" – когда электроны там есть.
В диапазоне наноэлектронных размеров в качестве первого подзатворного диэлектрика (ПД1) часто используют окисел гафния толщиной в несколько нанометров, а в качестве второго (ПД2) – приблизительно такой же толщины слой нитрида кремния ($$Si_3N_4$$). Разрабатывают также и 3-слойные системы, в которых слой диэлектрика с меньшей шириной запрещенной зоны энергий размещается между слоями диэлектриков с заметно большей шириной запрещенной зоны. Тогда весь промежуточный слой диэлектрика становится электронной ловушкой.
На транзисторах с электронными ловушками также строят энергонезависимую
Еще одним видом наноэлектронной памяти на МДП транзисторах, который интенсивно разрабатывают ведущие фирмы в последние годы, является
Функционирование такой памяти основано на способности ряда материалов, в частности халькогенидного стекла, стабильно существовать при комнатных температурах как в стеклообразном (аморфном), так и в кристаллическом состоянии. В кристаллическом состоянии электрическое сопротивление такого материала относительно мало, тогда как в аморфном – на несколько порядков выше. А еще важно то, что такие материалы могут быстро переходить из одного состояния в другое при нагревании до определенной температуры, которое достигается пропусканием сквозь элемент ИФС дозированных импульсов электрического тока. Температура кристаллизации, как правило, значительно ниже температуры плавления, при которой материал переходит в аморфное состояние. При больших размерах элементов ИФС их переключение связано с довольно значительными затратами энергии. Но эти затраты очень быстро уменьшаются с уменьшением размеров. И при размерах порядка 30 нм и менее становятся совсем незначительными, так что требуемые токи могут уже обеспечиваться наноэлектронными МДП транзисторами.
Схема ячейки памяти (ЯП) на элементе ИФС и ее подключение к горизонтальной (ГШ) и вертикальной (ВШ) шинам в матрице памяти показана на рис 6.12 слева. МДП транзистор соединен с элементом ИФС последовательно и используется как ключ выборки. Его затвор соединяется с горизонтальной, а сток – с вертикальной шиной матрицы памяти.
Обычно горизонтальные шины играют роль адресных. Лишь на одну из них с дешифратора подается высокий потенциал. И в соответствующей строке матрицы открываются все ключевые транзисторы. Одна из вертикальных шин через периферийный ключевой транзистор соединяется с источником напряжения считывания. Величина электрического тока, протекающего при этом, зависит от состояния элемента ИФС. Если он находится в кристаллическом состоянии, то его сопротивление мало, и сквозь ячейку памяти и вертикальную шину протекает значительный электрический ток. Если же элемент ИФС находится в аморфном состоянии, то его сопротивление большое, и протекающий ток очень мал.
(рис 6.12) Слева – схема ячейки памяти из МДП транзистора и элемента с изменением фазового состояния (ИФС). Справа – структура такой ячейки: ШЗ – шина "земли", общая для всех ячеек
В режиме побайтного считывания к источнику напряжения считывания через периферийные ключевые транзисторы присоединяются одновременно 8 вертикальных шин, а в режиме параллельного считывания – одновременно все вертикальные шины матрицы. И происходит одновременное формирование сигналов считывания с 8 или из всех ячеек памяти в выбранной строке.
Такой же порядок выборки ячеек памяти применяют и в режиме записи информации. Вот только присоединяются они не к источнику относительно низкого напряжения считывания, а к источнику соответствующих импульсов записи.
Структура ячейки памяти на элементах ИФС показана на рис 6.12 справа. Наноразмерные карманы $$n^+$$-типа в кремнии р-типа образуют исток и сток МДП транзистора и инвертированный канал проводимости. Над этим каналом сформированы тонкий слой подзатворного диэлектрика (ПД) и электрод затвора (З). В сечении показаны также горизонтальная шина (ГШ), к которой присоединены затворы всех транзисторов одной строки матрицы, вертикальная шина (ВШ) и шина "земли" (ШЗ), которые проходят перпендикулярно к плоскости сечения. Элемент ИФС включен между истоком транзистора и шиной "земли". Чтобы обеспечить нужную плотность электрического тока во время импульсов записи, элемент ИФС делают значительно уже, чем ширина канала транзистора.
В элементах ИФС, сформированных из халькогенидного стекла $$Ge:Sb:Te$$ в соотношении 2:2:5 с проектно-технологической нормой 90 нм время записи составляет порядка 100 нс. Оценки показывают, что при ПТН 20 нм время записи может быть сокращено до 5 нс.
Количество циклов гарантированной перезаписи в элементах ИФС оценивается в 100 млн. (в 1000 раз больше, чем в стандартной флеш-памяти), а время гарантированного хранения информации при рабочей температуре $$85^{\circ}C$$ оценивается в 300 лет.
Площадь ячеек памяти на элементах ИФС больше, чем площадь элементов флеш-памяти. Поэтому и себестоимость одного мегабита ИФС памяти выше себестоимости флеш-памяти. В связи с этим область применения памяти на элементах ИФС yже: они применяются пока что в основном в спецтехнике – там, где нужна повышенная радиационная стойкость. По этому показателю ИФС память превосходит
По состоянию на 2011 г. был освоен промышленный выпуск наноэлектронных кристаллов памяти на элементах ИФС объемом 512 Мбит.
Ячейки энергонезависимой памяти на КМДП транзисторах с успехом используют также в программируемых логических интегральных схемах (
Применение матриц энергонезависимой памяти для построения
Матрицу энергонезависимой памяти можно рассматривать и использовать также и как программируемый коммутатор, который позволяет нужным образом соединить горизонтальные шины с вертикальными для передачи сигналов от одних источников только на определенные другие.
Наноэлектронные
которые формируются в ходе общего КМДП технологического процесса и допускают дальнейшее индивидуальное программирование. Их выпускают большими (миллионными и выше) тиражами, благодаря чему они остаются относительно дешевыми. А заносит информацию в них, "программирует" их, т.е. настраивает на выполнение тех или иных логических функций сам пользователь – в соответствии со стоящими перед ним задачами.
Производители ПЛИС обычно разрабатывают и продают также специальные пакеты программ для автоматизированного проектирования и программирования выпускаемых ими микросхем. Эти пакеты ("САПР" – системы автоматизированного проектирования) позволяют проводить проектирование, имитацию работы и тестирование спроектированных
Переход к нанометровым размерам ячеек памяти открыл для ПЛИС "новое дыхание", так как сделал возможной реализацию на одном небольшом кристалле ПЛИС очень сложных специфических контроллеров, процессоров, блоков перекодировки информации, перерасчета ее в разные "базисы", коммутаторов, цифровых фильтров и т.п. с использованием уже миллионов доступных для записи и перезаписи ячеек памяти, т.е. миллионов эквивалентных логических вентилей, работающих на частотах в сотни мегагерц с низким уровнем энергопотребления.
Наноэлектронные
На основе кремниевых КМДП транзисторов можно строить эффективные высокоинтегрированные устройства памяти. Элементарной ячейкой быстрой оперативной памяти с произвольным доступом, которую принято называть "статической памятью", является
Одним из простейших и наиболее дешевых видов наноэлектронной памяти на МДП транзисторах является так называемая "динамическая" оперативная память. Ячейка такой памяти состоит из ключевого МДП транзистора и тонкопленочного конденсатора и занимает на пластине кремния площадь, на порядок меньше, чем ячейка статической оперативной памяти. Поэтому и плотность хранения информации здесь на порядок выше, и себестоимость производства одного мегабита памяти на порядок меньше.
Недостатком ячеек динамической памяти является то, что электрический заряд на конденсаторах из-за наличия паразитных токов утечки постепенно уменьшается, и спустя некоторое время записанная информация может пропасть. Чтобы этого не произошло, записанную информацию надо периодически возобновлять. Изобретено много архитектурных и схемотехнических решений для того, чтобы регенерация не оказывала большого влияния на задержку выполнения внешних запросов к динамической памяти на считывание или запись информации. Весь большой массив ячеек памяти (до сотни мегабайт на одном кристалле) разбивают на много отдельных матриц ("банков", "страниц") памяти. Те из них, в которые занесена нужная информация, но к которым в текущий момент обращений нет, находятся в режиме оптимизированной автономной регенерации. А те, к которым идут обращения, регенерируются во время считывания/записи. Наноэлектронная технология позволила встроить в кристалл динамической памяти буферные блоки быстрой статической памяти. При обращении к следующей странице динамической памяти записанные в ней данные быстро копируются в буферный блок статической памяти и дальше могут оперативно считываться или изменяться в нем. А информация из предыдущего буферного блока параллельно перезаписывается в соответствующую страницу динамической памяти.
В связи с большим объемом информации в наноэлектронных кристаллах динамической памяти значительно выросла и разрядность кода адреса. Чтобы не увеличивать количество внешних выводов, код адреса передают на кристалл двумя частями, сопровождая передачу каждой половины кода своим строб-импульсом. Такой же прием применяют и в случаях, когда необходимо считывать с кристалла памяти или записывать в него слова (двоичные числа) большой разрядности.
Дополнительные возможности оптимизации архитектуры динамической памяти появляются в системах обработки видеоизображений, где информация записывается и считывается по кадрам, довольно большими блоками с заведомо известной организацией их потоков.
Тактовая частота современных наноэлектронных микросхем динамической памяти доведена уже до 3 ГГц, а продолжительность цикла получения данных из последовательно размещенных ячеек памяти – до значений порядка 1 нс. Микросхемы динамической памяти промышленно выпускаются огромными тиражами и, благодаря их относительно небольшой стоимости, широко применяются в компьютерах, цифровых видеокамерах, цифровых системах передачи изображений, звуков и т.д.
Не менее популярной, чем динамическая оперативная память, стала также энергонезависимая наноэлектронная
При хранении цифровой информации наноэлектронные МДП транзисторы с плавающим затвором чаще всего используют в режиме хранения одного бита информации. Однако промышленно выпускают уже и
Для занесения электрического заряда на плавающий затвор и для его удаления используют туннельный эффект. На управляющий затвор подают положительный или отрицательный импульс напряжения, а величину перенесенного заряда определяет длительность импульса записи. Плавающий затвор не занимает дополнительной площади на кристалле кремния. И поэтому ячейка флеш-памяти имеет значительно меньшую площадь, чем ячейка динамической памяти. Соответственно и плотность размещения ячеек значительно выше, а себестоимость изготовления флеш-памяти ниже, чем схем динамической памяти.
В серийном промышленном производстве используют лишь два альтернативных принципа организации флеш-памяти, которые называют "NOR" и "NAND". Плотность размещения ячеек памяти в матрицах типа "NAND" в несколько раз выше, и поэтому себестоимость одного мегабайта памяти здесь в несколько раз меньше. Ведущие фирмы изготовляют ее уже с проектно-технологическими нормами 22 нм и менее.
Очень популярными стали флеш-брелки, с помощью которых можно просто и быстро переносить большие объемы информации с одного компьютера на другой. Уже выпускаются модели с объемом памяти 1 Тб и больше и скоростью переноса данных от 1 до 100 Мб/с. Наноэлектронные флеш-карты памяти широко используют во всех современных интеллектуальных мобильных устройствах – в цифровых фотоаппаратах и видеокамерах, в электронных книгах и учебниках, в сотовых телефонах, смартфонах, в мобильных медиаплеерах и устройствах для электронных игр, в навигаторах и т.д. Их начали все шире применять в новейших станках с числовым программным управлением и в новейшем автоматизированном промышленном оборудовании. Развернулось серийное производство флеш-дисков – "твердотельных" аналогов жестких магнитных дисков.
Свойства, подобные свойствам МДП транзисторов с плавающим затвором, имеют МДП транзисторы с зарядовыми ловушками. Размещенные над каналом МДП транзистора такие "ловушки" тоже эффективно регулируют электрический ток сквозь канал и позволяют десятки лет сохранять занесенный в них электрический заряд. Характеристики устройств памяти на таких транзисторах приблизительно такие же, как и флеш-памяти.
Перспективным видом наноэлектронной памяти на МДП транзисторах является и
Переход к нанометровым размерам ячеек памяти открыл "новое дыхание" также и для программируемых логических интегральных схем (ПЛИС). Стала возможной реализация на одном кристалле ПЛИС сложных специфических контроллеров, процессоров, блоков перекодировки информации, коммутаторов, цифровых фильтров, и т.п. с использованием уже миллионов доступных для записи и перезаписи ячеек памяти, т.е. миллионов эквивалентных логических вентилей, которые работают на частотах в сотни мегагерц с низким уровнем энергопотребления. Наноэлектронные ПЛИС стали также одной из наилучших элементных баз для реализации сложных нейронных сетей.
С использованием наноэлектронной кремниевой КМДП технологии строят не только сложные логические схемы, процессоры и высококлассные цветные фоточувствительные матрицы, описанные в предыдущей лекции, но и разнообразные интегральные устройства памяти. Принципы построения основных вариантов такой памяти мы и рассмотрим в данной лекции.
Сам по себе МДП транзистор не имеет памяти. Поэтому "чистую" память на КМДП транзисторах (т.е. без использования дополнительных элементов) можно построить лишь на триггерах, каждый из которых состоит из двух КМДП инверторов, описанных в п. 5.2.1. Принципиальная электрическая схема одной ячейки такой памяти показана на рис 6.1. Выход первого инвертора, состоящего из $$p$$-канального транзистора $$T_p1$$ и $$n$$-канального транзистора $$T_n1$$, присоединен ко входу второго инвертора, состоящего из транзисторов $$T_p2$$ и $$T_n2$$. А выход второго инвертора присоединен ко входу первого. Благодаря такой перекрестной обратной связи и получается бистабильная схема триггера.
Когда на затворах транзисторов первого инвертора потенциал низкий, транзистор $$T_p1$$ открыт, транзистор $$T_n1$$ закрыт, и на выходе этого инвертора устанавливается высокий потенциал, близкий к потенциалу источника питания $$U_{\text{П}}$$. Поскольку этот выход электрически соединен с затворами транзисторов второго инвертора, то транзистор $$T_n2$$ открыт, а транзистор $$T_p2$$ закрыт. На выходе второго инвертора устанавливается низкий потенциал, который и поддерживает первое стабильное состояние триггера.
(рис 6.1) Принципиальная электрическая схема ячейки памяти (ЯП) "статического" ОЗУ на триггере из КМДП транзисторов и подключения ее к адресной и разрядным шинам
Когда на затворах первого инвертора потенциал высокий, транзистор $$T_p1$$ закрыт, транзистор $$T_n1$$ открыт, и на выходе этого инвертора устанавливается низкий потенциал, близкий к потенциалу "земли". Поэтому транзистор $$T_n2$$ закрыт, а транзистор $$T_p2$$ открыт. На выходе второго инвертора устанавливается высокий потенциал, который и поддерживает альтернативное стабильное состояние триггера. Триггер – это классический бистабильный элемент, который сохраняет 1 бит информации.
Для того, чтобы каждый триггер, из которых состоит память, имел индивидуальный адресный доступ, в состав ячейки вводят также 2 ключевых МДП транзистора – Т5 и Т6.
Ячейки памяти (ЯП) располагают в виде матрицы (рис 6.2). На одном из уровней межсоединений формируют систему горизонтальных, на другом – систему вертикальных металлических шин. Горизонтальные шины – адресные. Возле каждой из них на рис 6.2 указан соответствующий двоичный адрес. В каждом такте считывания или записи высокий потенциал подают от дешифратора лишь на одну из них, соответствующую заданному коду адреса (Адр). Все другие находятся под потенциалом "земли". Поэтому лишь в выбранной строке матрицы ключевые транзисторы (Т5 и Т6 на рис 6.1) открываются. Во всех других строках они закрыты. Вертикальные шины называют "разрядными". Каждый разряд представлен двумя шинами ($$A_i$$ и $$\overline{A_i}$$).
При считывании потенциалы на этих шинах определяются состоянием соответствующего триггера в выбранной строке, так как во всех других строках ключевые транзисторы (Т5 и Т6) закрыты.
(рис 6.2) Структурная схема узла "статического" оперативного запоминающего устройства с произвольным доступом (ОЗУ) на КМДП транзисторах
Например, если в триггере сохраняется логический "0", то $$A_i$$ = 0 (потенциал низкий), $$\overline{A_i}$$ = 1 (потенциал высокий); если же сохраняется логическая "1", то $$A_i$$ = 1, $$\overline{A_i}$$ = 0. В режиме считывания на шину Сч подают положительный импульс напряжения. Это напряжение, приложенное к затворам ключевых транзисторов считывания КТСЧ, открывает их. Из разрядных шин потенциалы передаются в выходной регистр данных. Параллельно (т.е. одновременно) может считываться содержимое всех N разрядов матрицы памяти.
Для записи новых данных во входной регистр данных заносят двоичное число, которое должно быть записано по указанному адресу, и через шину записи (Зп) подают на затворы ключевых транзисторов записи КТЗП положительный импульс напряжения. Эти транзисторы открываются и присоединяют разрядные шины матрицы памяти к выходам входного регистра данных. Электрические потенциалы, которые действуют на этих выходах, принудительно переключают триггеры выбранной строки в соответствующее состояние, которое запоминается и сохраняется после окончания импульса записи. На триггеры других строк эти потенциалы не влияют, так как ключевые транзисторы (Т5 и Т6) в тех строках закрыты.
В режиме хранения ключевые транзисторы КТСЧ и КТЗП закрыты, на всех выходах дешифратора действует низкий потенциал, из-за чего во всех строках матрицы памяти ключевые транзисторы (Т5 и Т6 на рис 6.1) также закрыты. Все ячейки памяти (ЯП) находятся в статическом режиме и практически не расходуют электроэнергию. Заметное потребление электрического тока и выделение тепла имеют место лишь во время перезаписи информации, когда приходится перезаряжать соответствующие паразитные емкости. Чем меньше размеры ячеек памяти и разрядных шин, тем меньше по величине эти паразитные емкости, и тем меньше выделение тепла. Скорость считывания данных и записи новой информации может быть как очень низкой, так и очень высокой – такой же, как и скорость переключения КМДП логических схем. При ПТН 32 нм максимальная скорость может достигать порядка 1 ГГц. Когда перезапись данных происходит редко, тогда выделение тепла мало. Доступ к данным в такой памяти – произвольный, адресный.
Записанная в триггеры информация сохраняется до тех пор, пока они подключены к источнику питания UП. Если питание (даже на короткое время) выключается, то записанная информация пропадает. Поэтому описанная статическая память не является энергонезависимой.
Другим недостатком такой памяти является то, что для адресной записи, хранения и считывания каждого бита информации требуется аж 6 МДП транзисторов. При проектно-технологической норме 32 нм одна ячейка памяти занимает на пластине кремния площадь приблизительно $$2\cdot 10^5 \text{ нм}^2$$, поэтому плотность хранения информации составляет приблизительно 5 Мбит/мм2. Для нанотехнологии это – сравнительно низкий показатель.
Описанную быструю оперативную память широко применяют в составе микропроцессоров, микроконтроллеров, микроконверторов для реализации регистров и встроенной кэш-памяти, сверхбыстрых узлов оперативной памяти, – везде, где нужны произвольный доступ и высокая скорость считывания/записи данных при не очень большом их объеме.
В англоязычных источниках описанную оперативную КМДП память с произвольным доступом обычно называют "статической памятью" – "SRAM" (Static Random Access Memory) в отличие от "динамической памяти", которую мы рассмотрим в следующем пункте.
Наноэлектронные КМДП и МДП транзисторы используют и во многих других видах памяти. Одной из простейших и наиболее дешевых из них является так называемая слева показана принципиальная электрическая схема одной ячейки такой памяти (ЯП), обведенная штриховой линией, и способ ее подключения к горизонтальным (ГШ) и вертикальным (ВШ) шинам в матрице. Ключевой МДП транзистор может быть как $$n$$-канальным, так и $$p$$-канальным.
Справа показана конструкция такой ячейки для случая $$n$$-канального транзистора. Здесь в подложке из кремния р-типа проводимости сформированы карманы $$n^+$$-типа, между которыми возникает индуцированный канал проводимости. Над этим каналом сформированы подзатворный диэлектрик (ПД) и электрод затвора (З). В первом слое металлизации формируют систему вертикальных шин (ВШ), которые проходят перпендикулярно к плоскости сечения, и верхние обкладки (Об) конденсаторов (С), а во втором слое – систему горизонтальных шин (ГШ), которые проходят параллельно плоскости сечения. Уровни металлизации изолированы друг от друга и от пластины кремния слоями окисла. Роль нижней обкладки конденсаторов выполняет подложка из кремния $$p$$-типа проводимости, которую соединяют с "землей".
(рис 6.3) Слева – принципиальная электрическая схема, справа – структура ячейки динамической оперативной памяти
Как видим, ячейка динамической памяти очень проста – один $$n$$-канальный МДП транзистор ($$T$$) и один тонкопленочный конденсатор. При проектно-технологической норме 32 нм такая ячейка памяти занимает на пластине кремния площадь приблизительно $$2\cdot 10^4\text{ нм}^2$$, – на порядок меньше, чем ячейка описанной выше статической оперативной памяти. Поэтому и плотность хранения информации здесь на порядок выше, и себестоимость производства одного мегабита памяти на порядок меньше.
Чтобы записать в ячейку памяти (ЯП) логическую "1", на соответствующие горизонтальную и вертикальную шину (ГШ и ВШ) подают положительное электрическое напряжение. Транзистор $$T$$ открывается, и конденсатор $$C$$ заряжается. Чтобы записать логический "0", на горизонтальную шину (ГШ) подают положительное электрическое напряжение, а вертикальную шину (ВШ) соединяют с "землей". Через открытый транзистор $$T$$ конденсатор $$C$$ быстро разряжается.
В режиме считывания информации на горизонтальную шину (ГШ), которая является адресной, подают импульс положительного напряжения, и транзистор $$T$$ открывается. Электрический заряд, накопленный на емкости $$C$$, перераспределяется между ней и емкостью вертикальной шины. Поскольку матрицы динамической памяти всегда имеют большой объем и металлические шины намного длиннее размера ячейки, то электрическая емкость вертикальной шины обычно намного больше $$C$$. И поэтому изменение потенциала на вертикальной шине относительно невелико. Для того, чтобы считывание было надежным, перед считыванием паразитную емкость вертикальной шины заряжают до потенциала $$0,5U_{\text{П}}$$, т.е. до половины напряжения питания $$U_{\text{П}}$$.
На рис 6.4 слева показано, как изменяется потенциал вертикальной шины после открывания транзистора соответствующей ячейки памяти. Если в ячейке памяти записана "1", то потенциал вертикальной шины несколько возрастает, а если записан "0", то – несколько убывает. В качестве дискриминатора и усилителя сигналов считывания на каждой вертикальной шине используют
(рис 6.4) Организация считывания данных в динамической оперативной памяти. Слева – изменение потенциала на вертикальной шине при считывании; справа – принципиальная электрическая схема узла формирования сигналов считывания, показана также одна из ячеек памяти (ЯП)
Узел формирования сигналов считывания работает так. Сначала по шине подготовки (Подг.) подают короткий импульс напряжения, под действием которого транзистор $$T1$$ открывается, и паразитная емкость вертикальной шины заряжается до потенциала $$0,5U_{\text{П}}$$. После этого на одну из горизонтальных шин, соответствующую заданному коду адреса, подают положительное напряжение, которое открывает транзисторы всех прилегающих к ней ячеек памяти (ЯП). В зависимости от заряда, который сохраняется на емкости ячейки, потенциал соответствующей вертикальной шины несколько возрастает или спадает. Дальше подается положительный импульс напряжения по шине считывания (Сч.), под действием которого открывается транзистор $$T2$$. Вертикальная шина электрически соединяется со входом триггера. Благодаря сильной обратной связи в триггере, уже небольшого отклонения потенциала вертикальной шины вверх или вниз от значения $$0,5U_{\text{П}}$$ достаточно для того, чтобы триггер перешел в соответствующее состояние ("1" или "0"). Паразитная емкость вертикальной шины и емкость соответствующей ячейки памяти (ЯП) при этом заряжаются через транзисторы триггера до полного высокого (близкого к $$U_{\text{П}}$$) или разряжаются до низкого потенциала, близкого к потенциалу "земли".
Недостатком ячеек динамической памяти является то, что электрический заряд на конденсаторах из-за наличия паразитных утечек постепенно уменьшается, и спустя некоторое время записанная информация может пропасть. Чтобы это не произошло, записанную информацию надо периодически обновлять. Поэтому такую память и называют "динамической". Процесс обновления информации называют регенерацией памяти.
Как видно из вышеописанного, в режиме считывания (а также записи) информация в соответствующих ячейках памяти регенерируется автоматически. Совсем другое дело в тех ячейках памяти, к которым нет обращения. Там записанную информацию надо автоматически обновлять с периодом регенерации, который составляет в разных вариантах исполнения динамической памяти от 1 до 64 мс. В диапазоне нанометровых размеров транзисторов чем меньше их размер, тем больше относительная роль паразитных токов утечки, и тем меньше должен быть период регенерации.
Режим регенерации подобен описанному выше режиму считывания, только информация не заносится в выходной регистр. Записанные в матрицу памяти данные регенерируются путем последовательной активации горизонтальных шин – одна за другой. Период регенерации отсчитывается специальными простыми таймерами. Часто применяют еще и температурный датчик. Благодаря этому при повышении температуры микросхемы памяти период регенерации автоматически сокращается, а при снижении – удлиняется. Это позволяет уменьшить потребление электроэнергии, затрачиваемой на регенерацию данных.
Чтобы регенерация не оказывала большого влияния на задержку исполнения внешних запросов к динамической памяти на считывание или на запись информации, изобретено много разных архитектурных и схемотехнических решений, которые реализованы в кристаллах памяти от разных производителей. Но главные решения присутствуют в кристаллах всех производителей, и на эти решения мы обратим ваше внимание.
В частности, весь большой массив ячеек памяти (а ныне это уже до сотни мегабайт на одном кристалле) разбивают на много отдельных матриц памяти ("банков", "страниц"), которые функционируют почти независимо одна от другой. Те матрицы, в которые занесена нужная информация, но к которым в текущий момент обращений нет, находятся в режиме оптимизированной автономной регенерации. А те, к которым идут обращения, регенерируются во время считывания/записи.
Наноэлектронная технология позволила применить и такую "роскошь", как создание на кристалле динамической памяти встроенных буферных блоков быстрой статической памяти. При появлении обращения к какой-либо из отдельных матриц памяти записанные в нее данные быстро копируются в один из буферных блоков статической памяти и дальше могут оперативно считываться или изменяться в ней. Практика показала, что следующие обращения к оперативной памяти примерно в 99 из 100 случаев адресуются к той же матрице и поэтому быстро обслуживаются буферным блоком статической памяти. В редких случаях обращения к другой матрице динамической памяти данные из нее быстро копируются во второй буферный блок статической памяти, а информация из предыдущего буферного блока параллельно перезаписываются в соответствующую матрицу динамической памяти. Удлинение времени реакции на относительно редкие запросы к другой матрице динамической памяти вполне компенсируется сверхбыстрым обслуживанием большинства других запросов.
Внутри кристаллов наноэлектронной динамической памяти для сокращения времени доступа и цикла считывания информации широко используют тактовые импульсы и параллельную обработку данных.
Дополнительные возможности оптимизации архитектуры динамической памяти появляются в системах обработки видеоизображений. Ведь там информация записывается и считывается по кадрам, т.е. заведомо определенными довольно большими блоками с заранее известной организацией их потоков. Учитывая это, в таких специализированных блоках наноэлектронной динамической памяти организуют эффективную, незаметную для пользователя, регенерацию данных и достигают высокой степени параллельности обработки данных внутри кристалла.
Тактовая частота современных наноэлектронных микросхем динамической памяти доведена уже до 3 ГГц, а длительность цикла получения данных из последовательно размещенных ячеек памяти – до значений порядка 1 нс.
Наноэлектронные микросхемы динамической памяти промышленно выпускаются огромными (многомиллионными) тиражами многими известными в мире корпорациями и, благодаря их относительно небольшой стоимости, широко применяются в компьютерах, цифровых видеокамерах, цифровых системах передачи изображений, звуков, и т.п. Каждый производитель динамической памяти в своих справочных материалах приводит информацию об особенностях своих микросхем, регламентацию порядка подачи и продолжительности информационных и управляющих сигналов, эксплуатационные данные.
Не менее популярной, чем динамическая оперативная память, стала также наноэлектронная память на МДП транзисторах с плавающим затвором, которую уже привыкли называть "
Структура $$n$$-канального МДП транзистора с плавающим затвором показана на рис 6.5. Она подобна структуре обычного $$n$$-канального МДП транзистора, изображенного на рис 5.1 (см. лекцию 5), только затворов здесь два. Один расположен непосредственно над подзатворным диэлектриком (ПД) и гальванически изолирован от всех областей транзистора. Поэтому его и называют "плавающим" (англ. floating). Его обычно формируют из поликристаллического кремния.
(рис 6.5) Структура n-канального МДП транзистора с плавающим затвором
Другой затвор расположен над плавающим и гальванически изолирован от него слоем окисла. Его называют "управляющим" (англ. control). Характерным свойством описанного транзистора является то, что электрический заряд, занесенный на плавающий затвор, благодаря высококачественной изоляции может сохраняться на нем годами. Например, в одном из исследований было установлено, что за 10 лет при температуре $$+125^{\circ}C$$ заряд уменьшился до 70% от первоначального.
Величина этого заряда определяет передаточную характеристику транзистора – зависимость тока $$і$$ сквозь транзистор от напряжения $$U_\text{З}}$$ между управляющим затвором и истоком при постоянном напряжении между стоком и истоком (рис 6.6). Передаточная характеристика 1 наблюдается в случае, когда электрический заряд на плавающем затворе равен нулю; передаточная характеристика 2 – когда электрический заряд на плавающем затворе относительно небольшой и отрицательный, 3 – когда заряд более отрицательный, 4 – когда максимально отрицательный.
(рис 6.6) Слева – передаточные характеристики n-канального МДП транзистора при разных значениях электрического заряда на плавающем затворе. Справа – передаточные характеристики в режиме хранения одного бита информации
Таким образом, плавающий затвор придает МДП транзистору "память" – свойство надолго запоминать записанную информацию, даже при отключенном питании. слева, память эта по природе своей является аналоговой, так как при постоянных напряжениях между стоком и истоком и между управляющим затвором и истоком электрический ток сквозь транзистор монотонно зависит от величины электрического заряда на плавающем затворе. И в некоторых случаях это с успехом используется, например, для построения экономной аналоговой памяти изображений в цифровых фотоаппаратах, для записи, хранения и воспроизведения звуковой информации.
При хранении цифровой информации наноэлектронные МДП транзисторы с плавающим затвором чаще всего используют в режиме хранения одного бита информации (рис 6.6, справа). В таком режиме различают лишь 2 случая: когда отрицательный электрический заряд на плавающем затворе есть (логическая "1") и когда заряда нет (логический "0"). Если на управляющий затвор подать потенциал $$U_{\text{СЧ}}$$, то при отсутствии заряда на плавающем затворе транзистор открыт, и сквозь него течет значительный электрический ток, а при наличии отрицательного электрического заряда транзистор остается закрытым, и электрический ток сквозь него очень мал.
Однобитовый режим обеспечивает высокую надежность считывания даже при значительной неидентичности ячеек памяти в больших массивах. Связанный с этим разброс передаточных характеристик показан на рис 6.6 справа пунктирными линиями, а соответствующий разброс значений тока – слегка затемненными полосами.
Однако промышленно выпускают уже и
Для занесения отрицательного электрического заряда на плавающий затвор в наноэлектронных схемах флеш-памяти, когда изоляционные слои очень тонкие, с успехом используют туннельный эффект. На рис 6.7 условно показаны процессы записи в ячейку памяти "1" и "0". Для записи "1" (или "01", "10" или "11" – в случае двухбитовых ячеек) на управляющий затвор подают положительный импульс напряжения амплитудой до 5 В. Он создает между каналом транзистора и плавающим затвором электрическое поле напряженностью ~108 В/м, достаточное для туннельного перехода электронов из канала на плавающий затвор (условно показан стрелкой). Величина перенесенного на плавающий затвор электрического заряда регулируется длительностью импульса записи.
Для записи "0" ("00" – в случае двухбитовых ячеек) управляющий затвор заземляют, а положительный импульс напряжения подают на сток транзистора. Благодаря этому между плавающим затвором и каналом транзистора возникает электрическое поле противоположного направления. И происходит туннельный переход электронов с плавающего затвора в канал и дальше к стоку транзистора.
(рис 6.7) Процессы записи и стирания информации в n-канальный МДП транзистор с плавающим затвором
Возможно много разных вариантов организации устройств энергонезависимой флеш-памяти на МДП транзисторах с плавающим затвором. Однако в серийном промышленном производстве используют лишь два альтернативных принципа, которые называют "NOR" и "NAND". Но прежде чем их описывать, мы обратим ваше внимание на то, что ячейка флеш-памяти представляет собой лишь один транзистор с плавающим затвором. Плавающий затвор, как запоминающий элемент, расположен между управляющим затвором и каналом транзистора и не занимает дополнительной площади на кристалле кремния. Поэтому ячейка такой памяти имеет значительно меньшую площадь, чем ячейка динамической памяти, рассмотренной в предыдущем пункте, в которой значительную площадь занимает тонкопленочный конденсатор. Поэтому и плотность размещения ячеек значительно выше и, следовательно, себестоимость изготовления одного мегабита флеш-памяти значительно ниже, чем наноэлектронных схем динамической памяти.
Схема организации матриц "NOR" флеш-памяти показана на рис 6.8. Матрица обведена штриховой рамкой. Управляющие затворы всех ячеек памяти, размещенных в одной строке, присоединены к общей горизонтальной шине, которая соединена с соответствующим выходом дешифратора адреса (на рис 6.8 он для упрощения изображения не показан). Истоки всех ячеек памяти соединены с "землей". Стоки ячеек памяти, размещенных в одном столбике, присоединены к общей вертикальной шине, которая связана с периферийной электронной схемой (ПЭ). Вместе с $$p$$-канальным транзистором $$T1 (T2, \ldots, ТN)$$ $$n$$-канальные транзисторы ячеек памяти, расположенных в одном столбце, образуют КМДП логическую схему NOR (вспомните рис 5.7 из лекции 5). Отсюда и название данного варианта организации флеш-памяти. Действительно, высокий потенциал на входе соответствующей периферийной схемы ПЭ устанавливается лишь тогда, когда все транзисторы соответствующего столбца закрыты.
(рис 6.8) Схема организации флеш-памяти типа NOR
В режиме считывания по заданному адресу на соответствующую горизонтальную шину, например, на шину 00...01, подается потенциал считывания $$U_{\text{СЧ}}$$ (см. рис 6.6). На других горизонтальных шинах остается потенциал "земли". Поэтому во всех других строках матрицы, кроме строки 00...01, транзисторы закрыты. Следовательно, в каждом конкретном столбце матрицы все транзисторы закрыты кроме того, управляющий затвор которого присоединен к горизонтальной шине 00...01. Если на плавающем затворе этого транзистора, например, в столбце 1 имеется отрицательный электрический заряд (записана логическая "1"), то этот транзистор тоже остается закрытым, и на вход соответствующей периферийной схемы ПЭ действует высокий потенциал. Это означает считывание "1", если, конечно, вертикальная шина 1 через ключевой транзистор Т1 подключена к источнику питания
Если же на плавающем затворе выбранной ячейки памяти отрицательного электрического заряда нет (записан логический "0"), то транзистор открыт, и на вход соответствующей периферийной схемы ПЭ действует низкий потенциал, который означает считывание "0". Ключевые транзисторы $$T1, T2, \ldots , TN$$ позволяют производить как адресное однобитовое считывание (в этом случае приоткрывается лишь один из них согласно заданному адресу), так и адресное байтовое считывание (в этом случае открываются одновременно 8 транзисторов), а также одновременное параллельное считывание информации из всей строки (в этом случае открываются все ключевые транзисторы).
Если ячейки памяти используются в двухбитовом режиме, то потенциал на входе соответствующей периферийной электронной схемы ПЭ зависит от величины занесенного на плавающий затвор электрического заряда. И в зависимости от этого схема ПЭ должна выдать на свой двухбитовый выход один из кодов "00", "01", "10" или "11".
Стирание информации проводят обычно со всей матрицы одновременно. Для этого на все горизонтальные шины подают напряжение +5 В, а все вертикальные шины через периферийные электронные схемы ПЭ присоединяют к "земле". При этом на плавающие затворы всех ячеек памяти заносится отрицательный электрический заряд.
В режиме записи информации выбранную горизонтальную шину соединяют с "землей", а на выбранную вертикальную шину через периферийную электронную схему ПЭ подают импульс напряжения амплитудой +5 В с продолжительностью, нужной для стекания с плавающего затвора соответствующей части электрического заряда. Если ячейки памяти используют в однобитовом режиме, то запись информации может быть произведена одновременно во все ячейки памяти, расположенные в выбранной строке, в которые должны быть записаны логические "0".
На рис 6.9 показана схема организации матриц флеш-памяти типа "NAND". Как и в предыдущей схеме, матрица выделена штриховой рамкой, а управляющие затворы всех ячеек памяти, размещенных в одной строке, присоединены к общей горизонтальной шине. Потенциал на ней задается соответствующей периферийной электроникой строки (ПЭ).
Транзисторы всех ячеек памяти, расположенных в одном столбце, соединены здесь последовательно. Вместе с $$p$$-канальным транзистором $$TX1 (TX2, \ldots, TXN)$$ $$n$$-канальные транзисторы ячеек памяти, расположенных в одном столбце, образуют КМДП логическую схему NAND (вспомните рис 5.7 из лекции 5). Отсюда и название данного варианта организации флеш-памяти. Действительно, низкий потенциал на входе соответствующей периферийной схемы $$\text{ПЭ}_і$$ $$i$$-го столбца устанавливается лишь тогда, когда все транзисторы этого столбца открыты.
(рис 6.9) Схема организации флеш-памяти типа "NAND"
В режиме считывания согласно заданному адресу на выбранную горизонтальную шину, например, на шину 00...01, подается потенциал считывания $$U_{\text{СЧ}}$$ (см. рис 6.6). На другие горизонтальные шины, в отличие от предыдущей схемы, подается потенциал, существенно выше, чем $$U_{\text{СЧ}}$$, при котором все транзисторы столбца, независимо от заряда, занесенного на их плавающие затворы, открыты. Если на плавающем затворе выбранного транзистора имеется отрицательный электрический заряд (записана логическая "1"), то этот транзистор остается закрытым, и на вход соответствующей периферийной схемы $$\text{ПЭ}_і$$ действует высокий потенциал. Это означает считывание "1", если, конечно, соответствующая вертикальная шина через ключевой транзистор $$\text{TX}_і$$ подключена к источнику питания. Если же на плавающем затворе выбранной ячейки памяти отрицательного электрического заряда нет (записан логический "0"), то этот транзистор тоже открыт, и на вход соответствующей периферийной схемы $$\text{ПЭ}_і$$ действует низкий потенциал, который означает считывание "0".
Наличие двух систем ключевых транзисторов $$(TX_1, TX_2, \ldots, TX_N)$$ и $$(TY_1, TY_2, \ldots, TY_N)$$ обеспечивает возможность объединения многих матриц памяти в многомерную систему на кристалле с выделением отдельных субъединиц (блоков, страниц, банков) данных.
Стирание информации здесь проводят обычно также со всей матрицы одновременно, но при этом записывают не "единицы", а "нули". Для этого все горизонтальные шины присоединяют к "земле", а на все вертикальные шины через периферийные электронные схемы $$\text{ПЭ}_і$$ подают напряжение +5 В. При этом с плавающих затворов всех ячеек памяти стекает весь отрицательный электрический заряд.
Для записи информации на выбранную горизонтальную шину подают импульс напряжения амплитудой +5 В, а на все другие горизонтальные шины подают потенциал, достаточный для открывания транзисторов независимо от имеющегося на их плавающем электроде заряда, но не достаточный для туннельного переноса электронов на плавающий электрод. А вертикальные шины тех разрядов, куда надо записать "1", соединяют с "землей". На другие вертикальные шины через периферийную электронную схему ПЭ подают потенциал +5 В, что делает невозможным перенос электрического заряда на плавающий электрод.
Матрицы флеш-памяти типа "NAND" оказались намного выгоднее с точки зрения топологии и себестоимости производства. Для сравнения на рис 6.10 показаны поперечные сечения матриц памяти типа "NOR" (вверху) и "NAND" (внизу). Первое поперечное сечение выполнено вдоль горизонтальной шины (1), соединяющей управляющие затворы (4) всех транзисторов строки. Вертикальные шины, которые соединяют истоки (2) и которые соединяют стоки (3) всех транзисторов столбца, проходят перпендикулярно к плоскости сечения.
(рис 6.10) Поперечное сечение пластины кремния с матрицами флеш-памяти типа "NOR" (вверху) и "NAND" (внизу): 1 – горизонтальная шина; 2 – вертикальная шина истоков; 3 – вертикальная шина стоков; 4 – управляющие затворы транзисторов
Поперечное сечение матрицы памяти типа "NAND" (внизу) выполнено вдоль столбца. Горизонтальные шины (1), которые образуют управляющие затворы всех транзисторов строки, здесь проходят перпендикулярно к плоскости сечения. Вертикальных шин вообще нет, так как их роль выполняют последовательно соединенные транзисторы ячеек памяти. Они максимально сближены как за счет того, что не нужны металлические выводы от истоков и стоков, так и за счет того, что один и тот же "карман" $$n^+$$-типа проводимости выполняет роль стока для одного транзистора и одновременно роль истока для соседнего. Все межсоединения выполнены здесь в один, а не в 2 яруса, как в матрицах типа "NOR".
В результате плотность размещения ячеек памяти в матрицах типа "NAND" в несколько раз выше, и поэтому себестоимость одного мегабайта памяти здесь в несколько раз меньше.
Благодаря высокому уровню интеграции, относительно малой себестоимости одного мегабайта памяти, малым размерам, высокому быстродействию и надежности наноэлектронная
Весьма популярными стали флеш-брелки – легкие, компактные, элегантные, надежные карманные устройства памяти, с помощью которых можно просто и быстро переносить большие объемы информации с одного компьютера на другой. Уже выпускаются модели флеш-брелков с объемом памяти 1 Тб и даже больше и скоростью переноса данных от 1 до 100 Мбайт/с.
Широко используются наноэлектронные флеш-карты памяти, имеющие форму тонких прямоугольных пластин с контактами на периферии. Их широко используют во всех современных интеллектуальных мобильных устройствах: в цифровых фотоаппаратах и видеокамерах, в электронных книгах и учебниках, в сотовых телефонах, смартфонах и телевизорах, в мобильных медиаплеерах и устройствах для электронных игр, в навигаторах, и т.д. Их начинают все шире применять в новейших станках с числовым программным управлением и в новейшем автоматизированном промышленном оборудовании.
Развернулось серийное производство "твердотельных" аналогов жестких магнитных дисков (англ. solid-state drive, SSD). Кроме наноэлектронной флеш-памяти объемом до 1 Тб и более, в их состав входит наноэлектронный КМДП контролер, обеспечивающий возможность работы с операционными системами компьютеров и равномерное распределение запросов на перезапись информации по всему объему памяти. Ведь ресурс циклов перезаписи информации в флеш-памяти ограничен числом приблизительно 105. По этой причине и по показателю удельной себестоимости информации в стационарных компьютерах флеш-диски еще проигрывают конкуренцию жестким магнитным дискам. А вот в мобильных компьютерах и компьютерных системах (ноутбуки, нетбуки, коммуникаторы, мобильные аппараты для УЗ диагностики, и т.п.) флеш-диски уже начинают выигрывать – благодаря отсутствию в них подвижных частей и значительной стойкости к вибрациям и ударам, намного большему быстродействию и значительно меньшему энергопотреблению.
Свойства, подобные свойствам МДП транзисторов с плавающим затвором, имеют МДП транзисторы с зарядовыми ловушками. Структура такого транзистора показана на рис 6.11 слева. Она подобна структуре п-канального МДП транзистора с плавающим затвором, изображенного на рис 6.5, только вместо плавающего затвора тут сформирован второй слой подзатворного диэлектрика (ПД2), который отличается от первого слоя (ПД1).
(рис 6.11) Слева – структура n-канального МДП транзистора с зарядовыми ловушками. Справа – энергетическая диаграмма перехода между двумя диэлектриками
На переходе между двумя слоями обычно возникают локальные дефекты с энергетическими уровнями ($$E_{\text{Л}1}$$ и $$E_{\text{Л}2}$$), расположенными глубоко под зоной проводимости. Соответствующая энергетическая диаграмма показана на рис 6.11 справа. Здесь вдоль вертикали отложена энергия, вдоль горизонтали – координата. Зоны проводимости выделены светло-серым, а валентные зоны – темно-серым цветом. Если энергетические уровни $$E_{\text{Л}1}$$ и $$E_{\text{Л}2}$$ являются настолько глубокими, что тепловой энергии недостаточно для того, чтобы электрон мог самостоятельно перейти из этого энергетического уровня в зону проводимости, то такие локальные дефекты называют "электронными ловушками". Попав на такие дефекты, электроны могут оставаться на них годами. И лишь под действием достаточно сильного электрического поля или ультрафиолетового облучения становятся возможными туннельные или оптические переходы электронов на такие ловушки и из них. Именно этим и объясняется способность транзисторов с электронными ловушками запоминать то или другое состояние: "0" – когда электронов в ловушках нет или "1" – когда электроны там есть.
В диапазоне наноэлектронных размеров в качестве первого подзатворного диэлектрика (ПД1) часто используют окисел гафния толщиной в несколько нанометров, а в качестве второго (ПД2) – приблизительно такой же толщины слой нитрида кремния ($$Si_3N_4$$). Разрабатывают также и 3-слойные системы, в которых слой диэлектрика с меньшей шириной запрещенной зоны энергий размещается между слоями диэлектриков с заметно большей шириной запрещенной зоны. Тогда весь промежуточный слой диэлектрика становится электронной ловушкой.
На транзисторах с электронными ловушками также строят энергонезависимую
Еще одним видом наноэлектронной памяти на МДП транзисторах, который интенсивно разрабатывают ведущие фирмы в последние годы, является
Функционирование такой памяти основано на способности ряда материалов, в частности халькогенидного стекла, стабильно существовать при комнатных температурах как в стеклообразном (аморфном), так и в кристаллическом состоянии. В кристаллическом состоянии электрическое сопротивление такого материала относительно мало, тогда как в аморфном – на несколько порядков выше. А еще важно то, что такие материалы могут быстро переходить из одного состояния в другое при нагревании до определенной температуры, которое достигается пропусканием сквозь элемент ИФС дозированных импульсов электрического тока. Температура кристаллизации, как правило, значительно ниже температуры плавления, при которой материал переходит в аморфное состояние. При больших размерах элементов ИФС их переключение связано с довольно значительными затратами энергии. Но эти затраты очень быстро уменьшаются с уменьшением размеров. И при размерах порядка 30 нм и менее становятся совсем незначительными, так что требуемые токи могут уже обеспечиваться наноэлектронными МДП транзисторами.
Схема ячейки памяти (ЯП) на элементе ИФС и ее подключение к горизонтальной (ГШ) и вертикальной (ВШ) шинам в матрице памяти показана на рис 6.12 слева. МДП транзистор соединен с элементом ИФС последовательно и используется как ключ выборки. Его затвор соединяется с горизонтальной, а сток – с вертикальной шиной матрицы памяти.
Обычно горизонтальные шины играют роль адресных. Лишь на одну из них с дешифратора подается высокий потенциал. И в соответствующей строке матрицы открываются все ключевые транзисторы. Одна из вертикальных шин через периферийный ключевой транзистор соединяется с источником напряжения считывания. Величина электрического тока, протекающего при этом, зависит от состояния элемента ИФС. Если он находится в кристаллическом состоянии, то его сопротивление мало, и сквозь ячейку памяти и вертикальную шину протекает значительный электрический ток. Если же элемент ИФС находится в аморфном состоянии, то его сопротивление большое, и протекающий ток очень мал.
(рис 6.12) Слева – схема ячейки памяти из МДП транзистора и элемента с изменением фазового состояния (ИФС). Справа – структура такой ячейки: ШЗ – шина "земли", общая для всех ячеек
В режиме побайтного считывания к источнику напряжения считывания через периферийные ключевые транзисторы присоединяются одновременно 8 вертикальных шин, а в режиме параллельного считывания – одновременно все вертикальные шины матрицы. И происходит одновременное формирование сигналов считывания с 8 или из всех ячеек памяти в выбранной строке.
Такой же порядок выборки ячеек памяти применяют и в режиме записи информации. Вот только присоединяются они не к источнику относительно низкого напряжения считывания, а к источнику соответствующих импульсов записи.
Структура ячейки памяти на элементах ИФС показана на рис 6.12 справа. Наноразмерные карманы $$n^+$$-типа в кремнии р-типа образуют исток и сток МДП транзистора и инвертированный канал проводимости. Над этим каналом сформированы тонкий слой подзатворного диэлектрика (ПД) и электрод затвора (З). В сечении показаны также горизонтальная шина (ГШ), к которой присоединены затворы всех транзисторов одной строки матрицы, вертикальная шина (ВШ) и шина "земли" (ШЗ), которые проходят перпендикулярно к плоскости сечения. Элемент ИФС включен между истоком транзистора и шиной "земли". Чтобы обеспечить нужную плотность электрического тока во время импульсов записи, элемент ИФС делают значительно уже, чем ширина канала транзистора.
В элементах ИФС, сформированных из халькогенидного стекла $$Ge:Sb:Te$$ в соотношении 2:2:5 с проектно-технологической нормой 90 нм время записи составляет порядка 100 нс. Оценки показывают, что при ПТН 20 нм время записи может быть сокращено до 5 нс.
Количество циклов гарантированной перезаписи в элементах ИФС оценивается в 100 млн. (в 1000 раз больше, чем в стандартной флеш-памяти), а время гарантированного хранения информации при рабочей температуре $$85^{\circ}C$$ оценивается в 300 лет.
Площадь ячеек памяти на элементах ИФС больше, чем площадь элементов флеш-памяти. Поэтому и себестоимость одного мегабита ИФС памяти выше себестоимости флеш-памяти. В связи с этим область применения памяти на элементах ИФС yже: они применяются пока что в основном в спецтехнике – там, где нужна повышенная радиационная стойкость. По этому показателю ИФС память превосходит
По состоянию на 2011 г. был освоен промышленный выпуск наноэлектронных кристаллов памяти на элементах ИФС объемом 512 Мбит.
Ячейки энергонезависимой памяти на КМДП транзисторах с успехом используют также в программируемых логических интегральных схемах (
Применение матриц энергонезависимой памяти для построения
Матрицу энергонезависимой памяти можно рассматривать и использовать также и как программируемый коммутатор, который позволяет нужным образом соединить горизонтальные шины с вертикальными для передачи сигналов от одних источников только на определенные другие.
Наноэлектронные
которые формируются в ходе общего КМДП технологического процесса и допускают дальнейшее индивидуальное программирование. Их выпускают большими (миллионными и выше) тиражами, благодаря чему они остаются относительно дешевыми. А заносит информацию в них, "программирует" их, т.е. настраивает на выполнение тех или иных логических функций сам пользователь – в соответствии со стоящими перед ним задачами.
Производители ПЛИС обычно разрабатывают и продают также специальные пакеты программ для автоматизированного проектирования и программирования выпускаемых ими микросхем. Эти пакеты ("САПР" – системы автоматизированного проектирования) позволяют проводить проектирование, имитацию работы и тестирование спроектированных
Переход к нанометровым размерам ячеек памяти открыл для ПЛИС "новое дыхание", так как сделал возможной реализацию на одном небольшом кристалле ПЛИС очень сложных специфических контроллеров, процессоров, блоков перекодировки информации, перерасчета ее в разные "базисы", коммутаторов, цифровых фильтров и т.п. с использованием уже миллионов доступных для записи и перезаписи ячеек памяти, т.е. миллионов эквивалентных логических вентилей, работающих на частотах в сотни мегагерц с низким уровнем энергопотребления.
Наноэлектронные
На основе кремниевых КМДП транзисторов можно строить эффективные высокоинтегрированные устройства памяти. Элементарной ячейкой быстрой оперативной памяти с произвольным доступом, которую принято называть "статической памятью", является
Одним из простейших и наиболее дешевых видов наноэлектронной памяти на МДП транзисторах является так называемая "динамическая" оперативная память. Ячейка такой памяти состоит из ключевого МДП транзистора и тонкопленочного конденсатора и занимает на пластине кремния площадь, на порядок меньше, чем ячейка статической оперативной памяти. Поэтому и плотность хранения информации здесь на порядок выше, и себестоимость производства одного мегабита памяти на порядок меньше.
Недостатком ячеек динамической памяти является то, что электрический заряд на конденсаторах из-за наличия паразитных токов утечки постепенно уменьшается, и спустя некоторое время записанная информация может пропасть. Чтобы этого не произошло, записанную информацию надо периодически возобновлять. Изобретено много архитектурных и схемотехнических решений для того, чтобы регенерация не оказывала большого влияния на задержку выполнения внешних запросов к динамической памяти на считывание или запись информации. Весь большой массив ячеек памяти (до сотни мегабайт на одном кристалле) разбивают на много отдельных матриц ("банков", "страниц") памяти. Те из них, в которые занесена нужная информация, но к которым в текущий момент обращений нет, находятся в режиме оптимизированной автономной регенерации. А те, к которым идут обращения, регенерируются во время считывания/записи. Наноэлектронная технология позволила встроить в кристалл динамической памяти буферные блоки быстрой статической памяти. При обращении к следующей странице динамической памяти записанные в ней данные быстро копируются в буферный блок статической памяти и дальше могут оперативно считываться или изменяться в нем. А информация из предыдущего буферного блока параллельно перезаписывается в соответствующую страницу динамической памяти.
В связи с большим объемом информации в наноэлектронных кристаллах динамической памяти значительно выросла и разрядность кода адреса. Чтобы не увеличивать количество внешних выводов, код адреса передают на кристалл двумя частями, сопровождая передачу каждой половины кода своим строб-импульсом. Такой же прием применяют и в случаях, когда необходимо считывать с кристалла памяти или записывать в него слова (двоичные числа) большой разрядности.
Дополнительные возможности оптимизации архитектуры динамической памяти появляются в системах обработки видеоизображений, где информация записывается и считывается по кадрам, довольно большими блоками с заведомо известной организацией их потоков.
Тактовая частота современных наноэлектронных микросхем динамической памяти доведена уже до 3 ГГц, а продолжительность цикла получения данных из последовательно размещенных ячеек памяти – до значений порядка 1 нс. Микросхемы динамической памяти промышленно выпускаются огромными тиражами и, благодаря их относительно небольшой стоимости, широко применяются в компьютерах, цифровых видеокамерах, цифровых системах передачи изображений, звуков и т.д.
Не менее популярной, чем динамическая оперативная память, стала также энергонезависимая наноэлектронная
При хранении цифровой информации наноэлектронные МДП транзисторы с плавающим затвором чаще всего используют в режиме хранения одного бита информации. Однако промышленно выпускают уже и
Для занесения электрического заряда на плавающий затвор и для его удаления используют туннельный эффект. На управляющий затвор подают положительный или отрицательный импульс напряжения, а величину перенесенного заряда определяет длительность импульса записи. Плавающий затвор не занимает дополнительной площади на кристалле кремния. И поэтому ячейка флеш-памяти имеет значительно меньшую площадь, чем ячейка динамической памяти. Соответственно и плотность размещения ячеек значительно выше, а себестоимость изготовления флеш-памяти ниже, чем схем динамической памяти.
В серийном промышленном производстве используют лишь два альтернативных принципа организации флеш-памяти, которые называют "NOR" и "NAND". Плотность размещения ячеек памяти в матрицах типа "NAND" в несколько раз выше, и поэтому себестоимость одного мегабайта памяти здесь в несколько раз меньше. Ведущие фирмы изготовляют ее уже с проектно-технологическими нормами 22 нм и менее.
Очень популярными стали флеш-брелки, с помощью которых можно просто и быстро переносить большие объемы информации с одного компьютера на другой. Уже выпускаются модели с объемом памяти 1 Тб и больше и скоростью переноса данных от 1 до 100 Мб/с. Наноэлектронные флеш-карты памяти широко используют во всех современных интеллектуальных мобильных устройствах – в цифровых фотоаппаратах и видеокамерах, в электронных книгах и учебниках, в сотовых телефонах, смартфонах, в мобильных медиаплеерах и устройствах для электронных игр, в навигаторах и т.д. Их начали все шире применять в новейших станках с числовым программным управлением и в новейшем автоматизированном промышленном оборудовании. Развернулось серийное производство флеш-дисков – "твердотельных" аналогов жестких магнитных дисков.
Свойства, подобные свойствам МДП транзисторов с плавающим затвором, имеют МДП транзисторы с зарядовыми ловушками. Размещенные над каналом МДП транзистора такие "ловушки" тоже эффективно регулируют электрический ток сквозь канал и позволяют десятки лет сохранять занесенный в них электрический заряд. Характеристики устройств памяти на таких транзисторах приблизительно такие же, как и флеш-памяти.
Перспективным видом наноэлектронной памяти на МДП транзисторах является и
Переход к нанометровым размерам ячеек памяти открыл "новое дыхание" также и для программируемых логических интегральных схем (ПЛИС). Стала возможной реализация на одном кристалле ПЛИС сложных специфических контроллеров, процессоров, блоков перекодировки информации, коммутаторов, цифровых фильтров, и т.п. с использованием уже миллионов доступных для записи и перезаписи ячеек памяти, т.е. миллионов эквивалентных логических вентилей, которые работают на частотах в сотни мегагерц с низким уровнем энергопотребления. Наноэлектронные ПЛИС стали также одной из наилучших элементных баз для реализации сложных нейронных сетей.
Для получения официальных документов о завершении программы дополнительного профессионального образования (удостоверения о повышении квалификации, дипломов о профессиональной переподготовке и MBA) необходимо предоставить:
Внимание! Вы можете не заказывать доставку бумажной версии официального документы, а скачать его в электронном виде и распечатать самостоятельно. Информация о выданном документе в течение 1 месяца загружается в Федеральную информационную систему «Федеральный реестр сведений о документах об образовании и (или) о квалификации, документах об обучении» - ФИС ФРДО.
Доступ на новый сайт осуществляется с использованием адреса электронной почты, который был указан вами при регистрации на "старом". Мы постарались перенести все ваши данные с прежнего ресурса, однако не исключена вероятность потери части информации.
При возникновении проблемы со входом, воспользуйтесь функцией сброса пароля
Если вы обнаружите несоответствия, пожалуйста, сообщите нам.