Логические и арифметические основы и принципы работы ЭВМ

Основы схемотехнической реализации ЭВМ

Разбить на страницы
Показывать лекцию целиком

Системы логических элементов

Системой логических элементов называется функционально полный набор логических элементов, объединенных общими электрическими, конструктивными и технологическими параметрами и использующих одинаковый тип межэлементных связей . Системы элементов содержат элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также элементы для усиления, восстановления и формирования сигналов стандартной формы.

Условно-графические обозначения ( УГО ) некоторых логических элементов представлены на рис.13.1.

(рис 13.1) Условно-графические обозначения логических элементов

УГО элемента представляет собой прямоугольник, к которому слева подходят входные сигналы, а справа выходят выходные. Внутри прямоугольника ставится условное обозначение выполняемой элементом логической функции. Если значение выходного сигнала принимает инверсное значение по отношению к обозначенной внутри элемента функции, то данный выход обозначается на УГО элемента кружком (рис.13.1,в – 13.1,д). Аналогично, если активным уровнем входного сигнала является логический "0", то данный вход обозначается кружком (вход E элемента 13.1,ж ).

Если элемент выполняет сложную функцию, имеет несколько функционально различных групп входов и выходов, то входы и выходы отделяются от основного поля УГО вертикальными линиями. Внутри каждого из получившихся полей функционально различные группы входов и выходов отделяются друг от друга горизонтальными линиями. На рис.13.1,ж показан элемент, выход которого может находиться в одном из трех состояний: логический "0", логическая "1", состояние высокого сопротивления. В состоянии высокого сопротивления выход элемента отключается от входов всех других элементов, с которыми он связан. Вход E ( enable ) этого элемента управляет состоянием его выхода. Так как на условно-графическом обозначении этот вход отмечен кружком, то отсюда следует, что функция разрешения передачи двоичного сигнала с входа на выход элемента выполняется при состоянии логического "0" на входе разрешения E. Если на вход E подан сигнал логической "1", то выход элемента находится в отключенном (так называемом "третьем" ) состоянии.

Каждый логический элемент – это электронно-техническое изделие (рис.13.2). В этих схемах все транзисторы работают в ключевом режиме. Это означает, что при подаче сигнала высокого уровня на базу транзистора, его сопротивление становится пренебрежимо малым, то есть транзистор как бы "стягивается в точку". При низком потенциале на базе транзистора сопротивление между коллектором и эмиттером становится чрезвычайно большим, что фактически означает разрыв цепи.

(рис 13.2) Схемотехническая реализация логических элементов

Рассмотрим это на примере работы инвертора (рис.13.2,а). Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".

Для элемента "И-НЕ" сигнал в точке Y будет иметь низкий уровень ( НУ ) лишь тогда, когда оба сигнала X1 и X2 имеют высокий уровень ( ВУ ). Работа этого элемента описывается таблицей 13.1.

X 1 X 2 Y
НУ НУ ВУ
НУ ВУ ВУ
ВУ НУ ВУ
ВУ ВУ НУ

Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента (таблицей 13.2).

X 1 X 2 Y
0 0 1
0 1 1
1 0 1
1 1 0

Эта таблица соответствует логической функции "И-НЕ".

В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности (табл. 13.3).

X 1 X 2 Y
1 1 0
1 0 0
0 1 0
0 0 1

Эта таблица соответствует уже функции "ИЛИ-НЕ".

Таким образом, кодирование сигналов в системе логических элементов может влиять на выполняемую им логическую функцию. В дальнейшем будем полагать кодировку сигналов, принятую для табл. 13.2.

Для элемента "ИЛИ-НЕ" (см. рис.13.2) сигнал в точке Y будет иметь высокий уровень лишь тогда, когда оба сигнала X1 и X2 имеют низкий уровень. Работа этого элемента описывается табл. 13.4, а его таблица истинности при сделанных предположениях о кодировке сигнала – таблицей 13.5. Эта таблица соответствует логической функции "ИЛИ-НЕ".

X 1 X 2 Y
НУ НУ ВУ
НУ ВУ НУ
ВУ НУ НУ
ВУ ВУ НУ

X 1 X 2 Y
0 0 1
0 1 0
1 0 0
1 1 0

Параметры элементов принято делить на статические и динамические . Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, наоборот, определяют реактивные свойства элемента и измеряются во время переходных процессов.

К статическим параметрам относятся токи, текущие по выводам схемы, и соответствующие напряжения. Отметим среди этих параметров следующие:

  • ток потребления;
  • напряжение источника питания;
  • пороговое напряжение низкого уровня ( U0 );
  • пороговое напряжение высокого уровня ( U1 );
  • потребляемая мощность;
  • нагрузочная способность;
  • помехоустойчивость.
    •

    Среди многочисленных динамических параметров, характеризующих схему, выделим следующие:

  • время перехода при включении ( t10 ) (задний фронт);
  • время перехода при выключении ( t01 ) (передний фронт);
  • время задержки распространения при включении ( tзд01 );
  • время задержки распространения при выключении ( tзд10 );
  • среднее время задержки распространения ( tзд ср ) – интервал времени, равный полусумме времен задержки распространения сигнала при включении и при выключении; в дальнейшем это время будем называть временем задержки элемента ( tзд ).
    •

    Проиллюстрируем некоторые статические и динамические параметры логических схем на примере работы элемента "НЕ" (см. рис. 13.2,а). Временная диаграмма входного и выходного сигналов этого элемента, на которой отмечены его статические и динамические параметры, приведена на рис. 13.3.

    (рис 13.3) Статические и динамические параметры элемента "НЕ"

    Порядок проектирования комбинационных схем

    При проектировании схем, выполняющих ту или иную логическую функцию, необходимо обеспечить минимизацию аппаратных затрат на реализацию этих схем, а также во многих случаях необходимо сократить номенклатуру используемых логических элементов. Последнее требование реализуется путем выбора соответствующей системы элементов. В настоящее время основные серии интегральных логических схем включают в себя элементы, составляющие некоторый функционально полный логический базис, а также дополнительные элементы, реализующие часто встречающиеся логические функции . В качестве функционально полных базисов используются, как правило, одноэлементные базисы "И-НЕ" либо "ИЛИ-НЕ".

    Рассмотрим этапы проектирования комбинационных логических схем на одноэлементном базисе "И-НЕ" без использования каких-либо дополнительных логических элементов на примере проектирования одноразрядного комбинационного сумматора. Такой сумматор является основой построения многоразрядной суммирующей схемы, выполняющей операции над числами, представленными в том или ином коде.

    Пример выполнения операции суммирования чисел, представленных в обратном коде:

    Xок=0.1011

    Yок=1.0110

    +0.1011

    1.0110

    +1.0.0001

    _______1

    0.0010

    Из примера видно, что в каждом разряде происходит суммирование соответствующих разрядов операндов и переноса, поступающего из предыдущего разряда (для младшего разряда – циклический перенос из знакового разряда). При этом вырабатывается значение суммы в этом разряде и перенос в следующий разряд.

    Условно-графическое обозначение элемента, выполняющего эти действия, приведено на рис. 13.4.

    (рис 13.4) Условно-графическое обозначение одноразрядого сумматора

    Рассмотрим основные этапы проектирования такой схемы.

    Этап 1. Представление функции, выполняемой проектируемой схемой, в каноническом виде, то есть в виде таблицы истинности или одной из совершенных нормальных форм записи. Обычно на этом этапе функцию легче описать таблицей истинности. Так как проектируется двухвыходная логическая схема, то необходимо представить таблицу истинности для каждого ее выхода (табл. 13.6).

    Входы Выходы
    Xi Yi Pi Si Pi+1
    0 0 0 0 0
    0 0 1 1 0
    0 1 0 1 0
    0 1 1 0 1
    1 0 0 1 0
    1 0 1 0 1
    1 1 0 0 1
    1 1 1 1 1

    . Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции. В нашем примере не будем рассматривать эту особенность и проведем автономную минимизацию каждой функции. Минимизацию логических функций можно проводить различными методами: методом Квайна, его модификацией – методом Квайна – Мак-Класки, методом диаграмм Вейча. Метод диаграмм Вейча удобно использовать для минимизации функций от небольшого (до четырех) числа переменных. Диаграмма Вейча для функции Si представлена в табл. 13.7.

    Диаграмма Вейча для функции суммы одноразрядного сумматора
    yi yi
    xi 0 1 0 1
    xi 1 0 1 0
    pi pi pi

    Из диаграммы видно, что минимальная дизъюнктивная нормальная форма для функции суммы одноразрядного сумматора совпадает с ее совершенной дизъюнктивной нормальной формой:

    $$S_{i}= \overline x_{i } \overline y_{i} p_{i} \vee \overline x_{i} y_{i} \overline p_{i} \vee x_{i} \overline y_{i} \overline p_{i} \vee x_{i}y_{i}p_{i}$$

    Диаграмма Вейча для функции Pi+1 представлена в табл. 13.8.

    Диаграмма Вейча для функции переноса одноразрядного сумматора
    yi yi
    xi 1 1 1 0
    xi 0 1 0 0
    pi pi pi

    Минимальная дизъюнктивная нормальная форма для этой функции имеет вид:

    $$Р_{i+1}= x_{i}y_{i} \vee x_{i}p_{i} \vee y_{i}p_{i}$$

    Этап 3. Перевод функции в базис, в котором будет строиться схема. В выбранном варианте это базис "Штрих Шеффера":

    Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции. Полученные схемы представлены на рис.13.5 и 13.6.

    (рис 13.5) Схема, реализующая функцию суммы одноразрядного сумматора(рис 13.6) Схема, реализующая функцию переноса одноразрядного сумматора
    Страницы:

    Системы логических элементов

    Системой логических элементов называется функционально полный набор логических элементов, объединенных общими электрическими, конструктивными и технологическими параметрами и использующих одинаковый тип межэлементных связей . Системы элементов содержат элементы для выполнения логических операций, запоминающие элементы, элементы, реализующие функции узлов ЭВМ, а также элементы для усиления, восстановления и формирования сигналов стандартной формы.

    Условно-графические обозначения ( УГО ) некоторых логических элементов представлены на рис.13.1.

    (рис 13.1) Условно-графические обозначения логических элементов

    УГО элемента представляет собой прямоугольник, к которому слева подходят входные сигналы, а справа выходят выходные. Внутри прямоугольника ставится условное обозначение выполняемой элементом логической функции. Если значение выходного сигнала принимает инверсное значение по отношению к обозначенной внутри элемента функции, то данный выход обозначается на УГО элемента кружком (рис.13.1,в – 13.1,д). Аналогично, если активным уровнем входного сигнала является логический "0", то данный вход обозначается кружком (вход E элемента 13.1,ж ).

    Если элемент выполняет сложную функцию, имеет несколько функционально различных групп входов и выходов, то входы и выходы отделяются от основного поля УГО вертикальными линиями. Внутри каждого из получившихся полей функционально различные группы входов и выходов отделяются друг от друга горизонтальными линиями. На рис.13.1,ж показан элемент, выход которого может находиться в одном из трех состояний: логический "0", логическая "1", состояние высокого сопротивления. В состоянии высокого сопротивления выход элемента отключается от входов всех других элементов, с которыми он связан. Вход E ( enable ) этого элемента управляет состоянием его выхода. Так как на условно-графическом обозначении этот вход отмечен кружком, то отсюда следует, что функция разрешения передачи двоичного сигнала с входа на выход элемента выполняется при состоянии логического "0" на входе разрешения E. Если на вход E подан сигнал логической "1", то выход элемента находится в отключенном (так называемом "третьем" ) состоянии.

    Каждый логический элемент – это электронно-техническое изделие (рис.13.2). В этих схемах все транзисторы работают в ключевом режиме. Это означает, что при подаче сигнала высокого уровня на базу транзистора, его сопротивление становится пренебрежимо малым, то есть транзистор как бы "стягивается в точку". При низком потенциале на базе транзистора сопротивление между коллектором и эмиттером становится чрезвычайно большим, что фактически означает разрыв цепи.

    (рис 13.2) Схемотехническая реализация логических элементов

    Рассмотрим это на примере работы инвертора (рис.13.2,а). Если сигнал X имеет высокий потенциал, то ключ, реализованный на транзисторе, замкнут, и потенциал точки Y низкий. В противном случае связь между точкой Y и "землей" разорвана, и сигнал Y имеет высокий уровень, что и обеспечивает реализацию логической функции "отрицание".

    Для элемента "И-НЕ" сигнал в точке Y будет иметь низкий уровень ( НУ ) лишь тогда, когда оба сигнала X1 и X2 имеют высокий уровень ( ВУ ). Работа этого элемента описывается таблицей 13.1.

    X 1 X 2 Y
    НУ НУ ВУ
    НУ ВУ ВУ
    ВУ НУ ВУ
    ВУ ВУ НУ

    Если принять, как это делается в наиболее распространенных сериях логических элементов, высокий уровень сигнала за логическую "1", а низкий уровень - за логический "0", то получим таблицу истинности данного элемента (таблицей 13.2).

    X 1 X 2 Y
    0 0 1
    0 1 1
    1 0 1
    1 1 0

    Эта таблица соответствует логической функции "И-НЕ".

    В то же время, принимая высокий уровень сигнала за логический "0", а низкий уровень – за логическую "1", получим следующую таблицу истинности (табл. 13.3).

    X 1 X 2 Y
    1 1 0
    1 0 0
    0 1 0
    0 0 1

    Эта таблица соответствует уже функции "ИЛИ-НЕ".

    Таким образом, кодирование сигналов в системе логических элементов может влиять на выполняемую им логическую функцию. В дальнейшем будем полагать кодировку сигналов, принятую для табл. 13.2.

    Для элемента "ИЛИ-НЕ" (см. рис.13.2) сигнал в точке Y будет иметь высокий уровень лишь тогда, когда оба сигнала X1 и X2 имеют низкий уровень. Работа этого элемента описывается табл. 13.4, а его таблица истинности при сделанных предположениях о кодировке сигнала – таблицей 13.5. Эта таблица соответствует логической функции "ИЛИ-НЕ".

    X 1 X 2 Y
    НУ НУ ВУ
    НУ ВУ НУ
    ВУ НУ НУ
    ВУ ВУ НУ

    X 1 X 2 Y
    0 0 1
    0 1 0
    1 0 0
    1 1 0

    Параметры элементов принято делить на статические и динамические . Статические параметры инвариантны к переходным процессам и измеряются в статическом режиме. Динамические, наоборот, определяют реактивные свойства элемента и измеряются во время переходных процессов.

    К статическим параметрам относятся токи, текущие по выводам схемы, и соответствующие напряжения. Отметим среди этих параметров следующие:

  • ток потребления;
  • напряжение источника питания;
  • пороговое напряжение низкого уровня ( U0 );
  • пороговое напряжение высокого уровня ( U1 );
  • потребляемая мощность;
  • нагрузочная способность;
  • помехоустойчивость.
    •

    Среди многочисленных динамических параметров, характеризующих схему, выделим следующие:

  • время перехода при включении ( t10 ) (задний фронт);
  • время перехода при выключении ( t01 ) (передний фронт);
  • время задержки распространения при включении ( tзд01 );
  • время задержки распространения при выключении ( tзд10 );
  • среднее время задержки распространения ( tзд ср ) – интервал времени, равный полусумме времен задержки распространения сигнала при включении и при выключении; в дальнейшем это время будем называть временем задержки элемента ( tзд ).
    •

    Проиллюстрируем некоторые статические и динамические параметры логических схем на примере работы элемента "НЕ" (см. рис. 13.2,а). Временная диаграмма входного и выходного сигналов этого элемента, на которой отмечены его статические и динамические параметры, приведена на рис. 13.3.

    (рис 13.3) Статические и динамические параметры элемента "НЕ"

    Порядок проектирования комбинационных схем

    При проектировании схем, выполняющих ту или иную логическую функцию, необходимо обеспечить минимизацию аппаратных затрат на реализацию этих схем, а также во многих случаях необходимо сократить номенклатуру используемых логических элементов. Последнее требование реализуется путем выбора соответствующей системы элементов. В настоящее время основные серии интегральных логических схем включают в себя элементы, составляющие некоторый функционально полный логический базис, а также дополнительные элементы, реализующие часто встречающиеся логические функции . В качестве функционально полных базисов используются, как правило, одноэлементные базисы "И-НЕ" либо "ИЛИ-НЕ".

    Рассмотрим этапы проектирования комбинационных логических схем на одноэлементном базисе "И-НЕ" без использования каких-либо дополнительных логических элементов на примере проектирования одноразрядного комбинационного сумматора. Такой сумматор является основой построения многоразрядной суммирующей схемы, выполняющей операции над числами, представленными в том или ином коде.

    Пример выполнения операции суммирования чисел, представленных в обратном коде:

    Xок=0.1011

    Yок=1.0110

    +0.1011

    1.0110

    +1.0.0001

    _______1

    0.0010

    Из примера видно, что в каждом разряде происходит суммирование соответствующих разрядов операндов и переноса, поступающего из предыдущего разряда (для младшего разряда – циклический перенос из знакового разряда). При этом вырабатывается значение суммы в этом разряде и перенос в следующий разряд.

    Условно-графическое обозначение элемента, выполняющего эти действия, приведено на рис. 13.4.

    (рис 13.4) Условно-графическое обозначение одноразрядого сумматора

    Рассмотрим основные этапы проектирования такой схемы.

    Этап 1. Представление функции, выполняемой проектируемой схемой, в каноническом виде, то есть в виде таблицы истинности или одной из совершенных нормальных форм записи. Обычно на этом этапе функцию легче описать таблицей истинности. Так как проектируется двухвыходная логическая схема, то необходимо представить таблицу истинности для каждого ее выхода (табл. 13.6).

    Входы Выходы
    Xi Yi Pi Si Pi+1
    0 0 0 0 0
    0 0 1 1 0
    0 1 0 1 0
    0 1 1 0 1
    1 0 0 1 0
    1 0 1 0 1
    1 1 0 0 1
    1 1 1 1 1

    . Специфика минимизации многовыходных функций – необходимость получения устройства, имеющего минимальный общий состав оборудования, то есть следует проводить минимизацию одной функции с учетом возможного использования части полученного оборудования для минимизации другой функции. В нашем примере не будем рассматривать эту особенность и проведем автономную минимизацию каждой функции. Минимизацию логических функций можно проводить различными методами: методом Квайна, его модификацией – методом Квайна – Мак-Класки, методом диаграмм Вейча. Метод диаграмм Вейча удобно использовать для минимизации функций от небольшого (до четырех) числа переменных. Диаграмма Вейча для функции Si представлена в табл. 13.7.

    Диаграмма Вейча для функции суммы одноразрядного сумматора
    yi yi
    xi 0 1 0 1
    xi 1 0 1 0
    pi pi pi

    Из диаграммы видно, что минимальная дизъюнктивная нормальная форма для функции суммы одноразрядного сумматора совпадает с ее совершенной дизъюнктивной нормальной формой:

    $$S_{i}= \overline x_{i } \overline y_{i} p_{i} \vee \overline x_{i} y_{i} \overline p_{i} \vee x_{i} \overline y_{i} \overline p_{i} \vee x_{i}y_{i}p_{i}$$

    Диаграмма Вейча для функции Pi+1 представлена в табл. 13.8.

    Диаграмма Вейча для функции переноса одноразрядного сумматора
    yi yi
    xi 1 1 1 0
    xi 0 1 0 0
    pi pi pi

    Минимальная дизъюнктивная нормальная форма для этой функции имеет вид:

    $$Р_{i+1}= x_{i}y_{i} \vee x_{i}p_{i} \vee y_{i}p_{i}$$

    Этап 3. Перевод функции в базис, в котором будет строиться схема. В выбранном варианте это базис "Штрих Шеффера":

    Этап 4. Составление схемы на элементах, реализующих функции выбранного базиса. Для более наглядного отображения этого этапа выше обозначены номера элементов, которые будут реализовывать ту или иную часть функции. Полученные схемы представлены на рис.13.5 и 13.6.

    (рис 13.5) Схема, реализующая функцию суммы одноразрядного сумматора(рис 13.6) Схема, реализующая функцию переноса одноразрядного сумматора
    Предыдущее занятие Следующее занятие
    Вернуться к учебному плану
    ^